| 主权项 |
1.一种半导体装置,其包括在半导体基板上所形成的机能单元,以及一遮蔽配线层,其中该遮蔽配线层系在比构成该机能单元之最上面单元内配线层更上侧处,以覆盖该机能单元的方式而形成的,且与一定电位之配线层连接。2.如申请专利范围第1项所述之半导体装置,其中该遮蔽配线层系覆盖机能单元形成区域的全面。3.如申请专利范围第1项所述之半导体装置,其中该遮蔽配线层系覆盖机能单元形成区域内之传送敏感信号之单元内配线层形成区域的全面。4.如申请专利范围第1项所述之半导体装置,其中该遮蔽配线层系在机能形成区域以外之区域中,与一定电位之配线层连接。5.如申请专利范围第1项所述之半导体装置,其中该机能单元是由记忆体所形成的。6.一种半导体装置之制造方法,其包括:在半导体基板上形成机能单元;在比构成该机能单元之最上面单元内配线层更上侧处,以覆盖该机能单元之方式,形成遮蔽配线层;以及将该遮蔽配线层与一定电位之配线层连接。图式简单说明:第一图为显示本发明实施形态1之半导体装置之构成的平面图。第二图为沿着第一图中之I-I线之剖面图。第三图为显示本发明实施形态1之半导体装置之制造工程的剖面图。第四图为显示本发明实施形态2之半导体装置之构成的平面图。第五图为沿着第四图中之II-II线之剖面图。第六图概略地显示习知例1之半导体装置之构成的平面图。第七图为沿着第六图中之III-III线之剖面图。第八图概略地显示习知例2之半导体装置之构成的平面图。第九图为沿着第八图中之IV-IV线之剖面图。 |
