发明名称 | 半导体薄膜制造方法以及磁电变换元件的制造方法 | ||
摘要 | 本发明的半导体薄膜制造方法包括:在氢终止基板上形成由铝、镓、铟中选一种或两种所组成的厚度在0.1~3nm范围的起始层的工序;在该起始层上在250~430℃温度范围内开始成膜、成膜温度不高于430℃形成由铟与锑、或者是铝和镓中一种同铟与锑组成的缓冲淀积层的工序;以370~460℃温度范围内高于缓冲淀积层形成起始温度的温度在该缓冲淀积层上形成由铟与锑、或者是铋和镓中一种同铟与锑组成的半导体薄膜的工序。 | ||
申请公布号 | CN1059756C | 申请公布日期 | 2000.12.20 |
申请号 | CN94105493.4 | 申请日期 | 1994.05.26 |
申请人 | 松下电器产业株式会社 | 发明人 | 川崎哲生;是近哲広;北畠真;平尾孝 |
分类号 | H01L43/12 | 主分类号 | H01L43/12 |
代理机构 | 上海专利商标事务所 | 代理人 | 赵国华 |
主权项 | 1.一种半导体薄膜制造方法,其特征在于包括:除去表面由 硅单晶组成的基板的表面氧化膜,并由氢原子使表面硅的悬空键终 止的工序;在该氢终止基板上形成由铝、镓、铟中选一种或两种所 组成的厚度在0.1~3nm范围的起始层的工序;在该起始层上在 250~430℃温度范围内开始成膜、成膜温度不高于430℃形成由 铟与锑、或者是铝和镓中一种同铟与锑组成的缓冲淀积层的工序; 以370~460℃温度范围内高于缓冲淀积层形成起始温度的温度在 该缓冲淀积层上形成由铟与锑、或者是铋和镓中一种同铟与锑组成 的半导体薄膜的工序。 | ||
地址 | 日本大阪府 |