| 发明名称 | 能减少负荷和时间的电路块测试模型的产生方法及设备 | ||
| 摘要 | 用于产生一测试模型以对半导体器件的至少一个电路块(24—1,24—2,24—3)进行测试的方法,所述半导体器件包括与上述电路块相连的控制电路(21),上述测试模型是通过以与控制电路的特性相对应的一个数据转换库(12)作为参考来为电路块转换出一个公用测试模型(11)而得到生成的。 | ||
| 申请公布号 | CN1276534A | 申请公布日期 | 2000.12.13 |
| 申请号 | CN00109030.5 | 申请日期 | 2000.06.02 |
| 申请人 | 日本电气株式会社 | 发明人 | 大塚重和 |
| 分类号 | G01R31/317 | 主分类号 | G01R31/317 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;方挺 |
| 主权项 | 1.用于产生测试模型以对半导体器件的至少一个电路块(24-1，24-2，24-3)进行测试的方法，该半导体器件含有与上述电路块相连的控制电路(21)，上述方法的特征在于包括这样的一个步骤，即，通过以与上述控制电路的特性相对应的数据转换库(12)作为参考，来为上述电路块转换出公用测试模型(11)，从而生成上述测试模型。 | ||
| 地址 | 日本东京 | ||