| 主权项 |
1.一种金属闸极非依电性记忆体晶胞,其系包含:在一矽基材中被形成之一源极区与一汲极区,该等源极与汲极区系被一通道区隔开;在从该通道区上被形成但与该通道区绝缘之漂浮闸极,其中该漂浮闸极之至少一边缘被与源极和汲极区其中之一者的对应边缘对齐,且被用来界定后者;以及一控制闸极,其系包含一被形成在该漂浮闸极上并与之绝缘之金属,其中,在形成该控制闸极之前,一回火循环被进行,以去除该等源极与汲极区之缺陷。2.依据申请专利范围第1项所述之记忆体晶胞,其中该漂浮闸极藉由一层隧道式氧化电介体而与该通道区绝缘。3.依据申请专利范围第1项所述之记忆体晶胞,其中该控制闸极系藉由依序从下而上为HTO-氮化物-HTO-多晶矽(ONOP)结合电介体之复合层而与该漂浮闸极绝缘。4.依据申请专利范围第1项所述之记忆体晶胞,其系进步一包含相邻于该漂浮闸极之该等侧壁的氧化间隙壁。5.依据申请专利范围第1项所述之记忆体晶胞,其中该金属包含一合金。6.依据申请专利范围第1项所述之记忆体晶胞,其中该金属包含铝。7.依据申请专利范围第1项所述之记忆体晶胞,其中该金属包含钨。8.依据申请专利范围第1项所述之记忆体晶胞,其中该漂浮闸极包含多晶矽材料。9.依据申请专利范围第1项所述之记忆体晶胞,其中该非依电性记忆体晶胞包含一快闪EPROM晶胞。10.依据申请专利范围第1项所述之记忆体晶胞,其中该非依电性记忆体晶胞包含一EPROM晶胞。11.依据申请专利范围第1项所述之记忆体晶胞,其中该非依电性记忆体晶胞包含一EEPROM晶胞。12.一种金属闸极非依电性记忆体晶胞阵列,其系在一矽基材中被形成,该阵列系包含:数个被形成在该矽基材上且与之相绝缘之漂浮闸极,该等漂浮闸极系沿着在横过该阵列之第一方向上伸长的数条线而被排列;数条被形成在由该等漂浮闸极线隔开之该基材中的连续性埋置位元线,藉此该等毗邻于该等漂浮闸极之该等边缘的埋置位元线部份形成该等金属闸极记忆体晶胞之源极与汲极区,该等漂浮闸极之该等边缘被与该等源极与汲极区的该等边缘对齐且被用来界定后者;以及数条控制线,其系包含一在该等漂浮闸极上通过但与其相绝缘之金属,该等数条控制线系在异于该第一方向的方向上伸长,藉此在该等记忆体晶胞上直接伸长的每一控制线之部份形成该等记忆体晶胞之该控制闸极,其中,在形成该等控制线之前,一回火循环被进行以去除该等源极与汲极区之缺陷。13.依据申请专利范围第12项所述之晶胞阵列,其中该等漂浮闸极藉由一层隧道式氧化电介体而与该矽基材绝缘。14.依据申请专利范围第12项所述之晶胞阵列,其中该等控制线系藉由依次从下至上为HTO-氮化物-HTO-多晶矽(ONOP)结合电介体之复合层而与该等漂浮闸极绝缘。15.依据申请专利范围第12项所述之晶胞阵列,其中氧化间隙壁相邻于该等埋置位元线,在该等多个漂浮闸极之侧上被形成。16.依据申请专利范围第12项所述之晶胞阵列,其中该金属包含一合金。17.依据申请专利范围第12项所述之晶胞阵列,其中该金属包含铝。18.依据申请专利范围第12项所述之晶胞阵列,其中该金属包含钨。19.依据申请专利范围第12项所述之晶胞阵列,其中该漂浮闸极包含多晶矽材料。20.一种制造金属闸极非依电性记忆体晶胞之方法,其系包含下列步骤:(a)在一矽基材上形成一第一层的绝缘材料;(b)在该层绝缘材料层上形成一漂浮闸极;(c)在该矽基材中形成源极与汲极区,使得该漂浮闸极的其中至少一边缘被与该等源极与汲极区之其中一者之一对应边缘对齐;(d)执行一回火循环;(e)在该漂浮闸极的顶面上形成一第二绝缘材料层;((f)在该第二绝缘材料层绝缘物质上方形成一以金属形成的控制闸极。21.依据申请专利范围第20项所述之方法,其中该第一绝缘材料层包含一隧道式氧化物。22.依据申请专利范围第20项所述之方法,其中该第二绝缘材料层包含一层依次从下至上为HTO-氮化物-HTO-多晶矽(ONOP)结合电介体的复合层。23.依据申请专利范围第20项所述之方法,其中在步骤(b)中,一光阻罩幕制程被使用在形成该漂浮闸极上,以便在完成步骤(b)时该漂浮闸极被光阻覆盖,并且该光阻在步骤(c)后立刻被移去。24.依据申请专利范围第20项所述之方法,系进一步包含下列步骤:(g)在步骤(d)之后立刻在该等漂浮闸极的侧边处形成LDD间隙壁。25.依据申请专利范围第20项所述之方法,其中该金属包含铝。26.依据申请专利范围第20项所述之方法,其中该金属包含钨。27.依据申请专利范围第20项所述之方法,其中该漂浮闸极包含多晶矽材料。28.依据申请专利范围第20项所述之方法,其中该非依电性记忆体晶胞包含一快闪EPROM晶胞。29.依据申请专利范围第20项所述之方法,其中该非依电性记忆体晶胞包含一EPROM晶胞。30.依据申请专利范围第20项所述之方法,其中该非依电性记忆体晶胞包含一EEPROM晶胞。31.一种制造金属闸极非依电性记忆体晶胞之方法,其系在此类晶胞阵列中连同一MOS周边电晶体一起进行,该方法系包含下列步骤:(a)在一包含一阵列区及一周边区之矽基材上形成一层绝缘材料;(b)在该阵列区及周边区中形成一层多晶矽材料,其中在该阵列区中之该多晶矽材料是被界定成沿着数条被定向在一第一方向的线而被排列的数个漂浮闸极;(c)在该阵列区中之该等漂浮闸极线之间,在该矽基材中形成连续性埋置位元线,其中该等埋置位元线毗邻于该等漂浮闸极的边缘之部份形成该等金属闸极记忆体晶胞的源极与汲极区,并且该等漂浮闸极的至少一边缘系与该等源极与汲极区其中一者之一对应边缘对齐;(d)执行一回火循环;(e)以该多晶矽材料在该周边区中形成至少一周边电晶体之至少一闸电极;(f)在该周边区中形成该周边电晶体之源极与汲极区;(g)在该阵列区上形成一第二层的绝缘材料;(h)在该周边区中形成接触孔;以及(i)在该阵列及该周边区中形成一金属层,该金属层系在该阵列区中被界定成数条在一异于第一方向之方向上在该等漂浮闸极上伸长的控制线,且该金属层系在该周边区中被界定,使得该金属层与该周边电晶体的源极与汲极区呈接触状态。32.依据申请专利范围第31项所述之方法,更进一步包含有下列步骤:(j)在步骤(a)之前,在该矽基材之该阵列区上形成数个场氧化物岛,该等场氧化物岛系由沿着定向在该第一方向上的该数条线,而将该等漂浮闸极隔开。33.依据申请专利范围第31项所述之方法,其中在步骤(b)中,一光阻罩幕制程被使用在界定该多晶矽材料上,使得在该周边区之该等漂浮闸极及该多晶矽材料二者在完成步骤(b)时被光阻覆盖,但在步骤(c)之后立刻从在该周边区中之该等漂浮闸极与该多晶矽材料二者上,去除该光阻。34.依据申请专利范围第31项所述之方法,进一步包含下列步骤:(k)在相邻于该至少一组闸极电极之该基材中形成LDD区;(l)相邻于该至少一组闸极电极与该等漂浮电极之侧壁而形成LDD氧化间隙壁。35.依据申请专利范围第31项所述之方法,其中该第一绝缘材料层包含一隧道式氧化物。36.依据申请专利范围第31项所述之方法,其中该第二绝缘材料层包含一层依序从下而上为HTO-氮化物-HTO-多晶矽(ONOP)结合电介体的复合层。37.依据申请专利范围第36项所述之方法,系进一步包含下列步骤:(m)在步骤(i)之后,从在该等控制线之间该等阵列区中之ONOP结合电介体的该复合层上,去除该顶面缓冲多晶矽层。38.依据申请专利范围第31项所述之方法,其中该金属包含铝。39.依据申请专利范围第1项所述之记忆体晶胞,其中该漂浮闸极横过整个通道区而延伸,并且该等漂浮闸极边缘被与该等源极与汲极区之该等对应边缘对准,并用来界定后者。40.依据申请专利范围第39项所述之记忆体晶胞,其中该记忆体晶胞适于用在一无接触有效接地阵列构造上。41.依据申请专利范围第1项所述之记忆体晶胞,其中该漂浮闸极横过该通道区之一第一部分延伸,并且该控制闸极横过该通道区的剩余部分而延伸。42.依据申请专利范围第1项所述之记忆体晶胞,其中该漂浮闸极之一第一部分横过该通道区之一第一部份而延伸,并且该漂浮闸极之剩余部分横过一部分的该汲极区而延伸,并且该金属层横过该通道区之剩余部分而延伸,其中该记忆体晶胞透过源极注入侧机构而被规划。43.依据申请专利范围第1项所述之记忆体晶胞,其系进一步包含一选择闸极,其中该漂浮闸极与该控制闸极横过该通道区之一第一部分而延伸,并且该选择闸极横过一部分之该控制闸极与该通道区之剩余部分与一部分之该源极区但与该等部分绝缘而延伸,其中该漂浮闸极与该控制闸极包含多晶矽材料或多晶矽化钨或金属矽化物,且该选择闸极包含一金属。44.一种非依电性记忆体晶胞,其系包含:在一矽基材中之一源极区与一汲极区,该等源极与汲极区系被一通道区分隔;一在该通道区上方但与之绝缘之漂浮闸极,其中该漂浮闸极的至少一边缘被与该等源极与汲极区之一对应边缘对齐,并被用来界定后者;以及一以金属形成之控制闸极,其系在该漂浮闸极上方,但于其绝缘。45.如申请专利范围第44项所述之记忆体晶胞,其中在进行一回火循环来移除该等源极与汲极区之缺陷之后,该控制闸极被形成。图式简单说明:第一图显示一习知双多晶ETOX非依电性记忆体晶胞之横截面图。第二图a根据本发明所显示一无接触阵列。第二图b显示在第二图a中之截面线AA的横截面图。第三图a至第三图m根据本发明之一实施例该制程次序在不同阶段显示一记忆体元件与一MQS电晶体的横截面图。第四图a至第四图e显示五个不同记忆体晶胞的方式,目前是被生产与出售在市场上,且与每一个金属闸极的执行有关。 |
