| 主权项 |
1.一种半导体基材上之可电写式唯读记忆体(electrically programmable read onlymemory; EPROM)结构,该记忆体结构至少包含:可电写式唯读记忆体闸极结构于部分之基材上;源极接面区于该基材内、该闸极结构之第一侧处;汲极接面区于该基材内、该闸极结构之第二侧处;第一介电层覆盖于该闸极结构之上方及侧壁上;自行对准之共用源极线相邻于该第一介电层,该自行对准共用源极线位于该基材上、该源极接面区之部分区域上;自行对准之汲极接触相邻于该第一介电层,该自行对准汲极接触位于该基材上、该汲极接面区之部分区域上;第二介电层于该第一介电层、该自行对准共用源极线、及该自行对准汲极接触上;以及导体连线于该第二介电层上、并与该自行对准汲极接触形成电性连接。2.如申请专利范围第1项之记忆体结构,其中上述之闸极结构包含:闸极氧化层于该基材之部分区域上;浮动闸极于该闸极氧化层上;闸极间介电材于该浮动闸极上;以及控制闸极于该闸极间介电材上。3.如申请专利范围第2项之记忆体结构,其中上述之浮动闸极至少包含多晶矽层。4.如申请专利范围第2项之记忆体结构,其中上述之闸极间介电材至少包含第一氧化矽层、氮化矽层、以及第二氧化矽层之三层堆叠结构。5.如申请专利范围第2项之记忆体结构,其中上述之控制闸极至少包含多晶矽层及该多晶矽层之金属层。6.如申请专利范围第1项之记忆体结构,其中上述之第一介电层至少包含:上方氧化矽层于该闸极结构上方;以及氧化矽间隙壁于该闸极结构之侧壁上。7.如申请专利范围第1项之记忆体结构,其中上述之自行对准共用源极线至少包含矽化金属。8.如申请专利范围第1项之记忆体结构,其中上述之自行对准汲极接触至少包含矽化金属。9.一种形成可电写式唯读记忆体(electrically programmable readonly memory; EPROM)于一半导体基材上之方法,该方法至少包含以下步骤:形成闸极绝缘层于该基材上;形成第一导体层于该闸极绝缘层上;形成闸极间介电层于该第一导体层上;形成第二导体层于该闸极间介电层上;形成上方介电层于该第二导体层上;图案化该上方介电层、该第二导体层、该闸极间介电层、该第一导体层、以及该闸极绝缘层以定义可电写式唯读记忆体之闸极结构;形成侧壁介电材于该闸极结构之侧壁上;形成源极接面区及汲极接面区于该基材内、该闸极结构之间的区域下方;以及形成第三导体结构于该基材上、该侧壁介电材之间的区域,该第三导体结构分别与该源极接面区及该汲极接面区形成电性连接。10.如申请专利范围第9项之方法,更包含于该第三导体结构形成之后,进行以下步骤:形成层间介电层于该基材上以覆盖该闸极结构及该第三导体结构;去除部分之该层间介电层以定义接触开口至部分之该第三导体结构;以及形成内连线层于该层间介电层之上及该层间介电层之内,以与该部分之该第三导体结构形成电性连接。11.如申请专利范围第9项之方法,其中上述之闸极氧化层系由该基材氧化成长而成,其厚度约为30埃至300埃之间。12.如申请专利范围第9项之方法,其中上述之形成该第三导体结构之步骤至少包含以化学气相沈积方式沈积多晶矽层之步骤。13.如申请专利范围第9项之方法,其中上述之闸极间介电层至少包含第一氧化矽层、氮化矽层、以及第二氧化矽层之三层堆叠结构。14.如申请专利范围第9项之方法,其中上述之形成该第二导体层之步骤至少包含:以化学气相沈积方式沈积第二多晶矽层于该闸极间介电层上;以及形成矽化金属层于该第二多晶矽层上。15.如申请专利范围第9项之方法,其中上述之上方介电层至少包含氧化矽。16.如申请专利范围第9项之方法,其中上述之形成该第三导体结构之步骤至少包含:形成第三多晶矽层于该基材上、以均匀的覆盖于该侧壁介电材、该源极接面区、该汲极接面区、及该上方介电层之上;去除部分之该第三多晶矽层以留下部分之该第三多晶矽层覆盖于该侧壁介电材、该源极接面区、及该汲极接面区之上;形成含金属层于该基材上、该第三多晶矽层上;进行热制程以反应该含金属层及该第三多晶矽层而形成矽化金属层于该源极接面区及该汲极接面区的上方;以及去除未反应之该含金属层。17.如申请专利范围第9项之方法,其中上述之含金属层至少包含钛、氮化钛、钨、钴、铂、镍及铬其中之一。18.一种形成可电写式唯读记忆体(electrically programmable read only memory; EPROM)于一半导体基材上之方法,该方法至少包含以下步骤:形成闸极绝缘层于该基材上;形成第一导体层于该闸极绝缘层上;形成闸极间介电层于该第一导体层上;形成第二导体层于该闸极间介电层上;形成上方介电层于该第二导体层上;图案化该上方介电层、该第二导体层、该闸极间介电层、该第一导体层、以及该闸极绝缘层以定义可电写式唯读记忆体之闸极结构;形成侧壁介电材于该闸极结构之侧壁上;形成源极接面区及汲极接面区于该基材内、该闸极结构之间的区域下方;形成第三导体结构于该基材上、该侧壁介电材之间的区域,该第三导体结构分别与该源极接面区及该汲极接面区形成电性连接;形成层间介电层于该基材上以覆盖该闸极结构及该第三导体结构;去除部分之该层间介电层以定义接触开口至部分之该第三导体结构;以及形成内连线层于该层间介电层之上及该层间介电层之内,以与该部分之该第三导体结构形成电性连接。19.如申请专利范围第18项之方法,其中上述之闸极氧化层系由该基材氧化成长而成,其厚度约为30埃至300埃之间。20.如申请专利范围第18项之方法,其中上述之形成该第三导体结构之步骤至少包含以化学气相沈积方式沈积多晶矽层之步骤。21.如申请专利范围第18项之方法,其中上述之闸极间介电层至少包含第一氧化矽层、氮化矽层、以及第二氧化矽层之三层堆叠结构。22.如申请专利范围第18项之方法,其中上述之形成该第二导体层之步骤至少包含:以化学气相沈积方式沈积第二多晶矽层于该闸极间介电层上;以及形成矽化金属层于该第二多晶矽层上。23.如申请专利范围第18项之方法,其中上述之上方介电层至少包含氧化矽。24.如申请专利范围第18项之方法,其中上述之形成该第三导体结构之步骤至少包含:形成第三多晶矽层于该基材上、以均匀的覆盖于该侧壁介电材、该源极接面区、该汲极接面区、及该上方介电层之上;去除部分之该第三多晶矽层以留下部分之该第三多晶矽层覆盖于该侧壁介电材、该源极接面区、及该汲极接面区之上;形成含金属层于该基材上、该第三多晶矽层上;进行热制程以反应该含金属层及该第三多晶矽层而形成矽化金属层于该源极接面区及该汲极接面区的上方;以及去除未反应之该合金属层。25.如申请专利范围第18项之方法,其中上述之含金属层至少包含钛、氮化钛、钨、钴、铂、镍及铬其中之一。图式简单说明:第一图显示习知之设计中,具坠穿氧化层之可电写式唯读记忆体的积体电路局部布局的示意图。第二图显示本发明中形成并图案化上方介电层、第二导体层、闸极间介电层、第一导体层、以及闸极绝缘层,以定义可电写式唯读记忆体之闸极结构的截面示意图。第三图显示本发明中形成侧壁介电材于闸极结构之侧壁上的截面示意图。第四图显示本发明中形成源极接面区及汲极接面区于基材内、闸极结构之间的区域下方的截面示意图。第五图显示本发明中形成并定义第三导体结构的多晶矽层于基材上的截面示意图。第六图显示本发明中形成金属层或含金属层于第三导体结构上的截面示意图。第七图显示本发明中形成第三导体结构于基材上、侧壁介电材之间的区域的截面示意图。第八图显示本发明中形成所需的电性连接至已形成的元件结构的截面示意图。第九图显示本发明可电写式唯读记忆体布局的局部区域示意图。 |
