| 主权项 |
1.一种半导体记忆装置系包含:记忆体单元,系具有资料记忆用之电容器及用以选择前述电容器之电晶体;字线,系驱动前述记忆体单元之电晶体;第一位元线,系前述记忆体单元中之电容器为以道过前述电晶体来加以连接;第二位元线,系与前述第一位元线形成为差动对;及感测放大器,系放大前述第一、第二位元线间之电位差,其中于该感测放大器之动作前,将前述记忆体单元之记忆资料读出于前述第一位元线,同时将比较电位给予前述第二位元线,而可于前述感测放大器之动作中以实质上相等于分别随附在前述第一位元线与前述第二位元线之寄生容量来加以感测。2.如申请专利范围第1项之半导体记忆装置,其中在前述感测放大器中执行感测动作之前,一度将选择之前述字线置于非选择状态,其后藉由使前述感测放大器感测并动作,而实质上相等于分别随附在前述第一位元线与前述第二位元线之寄生容量。3.如申请专利范围第1项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线,于选择前述字线及板极线之后,将前述字线置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述成测放大器动作。4.如申请专利范围第3项之半导体记忆装置,其中将选择之前述字线置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。5.如申请专利范围第1项之半导体记忆装置,其中将前述记忆体单元之记忆体资料读出于前述第一位元线之后,于将选择之前述板极线置于非选择状态后可将前述字线置于非选择状态而执行感测动作。6.如申请专利范围第1项之半导体记忆装置,其中前述资料记忆用之电容器系强诱电体之电容器。7.一种半导体记忆装置系包含:记忆体单元,系具有资料记忆用之电容器及可选择前述电容器之电晶体;字线,系驱动前述记忆体单元之电晶体;第一位元线,系前述记忆体单元中之电容器为以通过前述电晶体来加以连接;第二位元线,系与前述第一位元线形成为差动对;及感测放大器,系放大前述第一、第二位元线间之电位差,其中将该记忆豊单元之记忆资料读出于前述第一位元线,同时将比较电位给予前述第二位元线之后,于前述感测放大器中执行放大动作之前,一旦将选择之前述字线置于非选择状态,其后,使前述感测放大器感测并动作。8.如申请专利范围第7项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线,于选择前述字线及前述板极线之后,将前述字线置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作。9.如申请专利范围第8项之半导体记忆装置,其中将选择之前述字线置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。10.如申请专利范围第7项之半导体记忆装置,其中前述资料记忆用之电容器系强诱电体之电容器。11.一种半导体记忆装置系包含:记忆馑单元,系具有资料记忆用之电容器及可选择前述电容器之第一电晶体;模拟单元,系具有比较电位产生用之模拟电容器及可选择前述模拟电容器之第二电晶体;字线,系驱动前述第一电晶体;模拟字线,系驱动前述模拟单元中之第二电晶体;第一位元线,系前述记忆体单元中之电容器为以通过前述第一电晶体来加以连接;第二位元线,系与前述第一位元线形成为差动对,而前述模拟单元中之模接电容器为以通过前述第二电晶体来加以连接;及感测放大器,系放大前述第一、第二位元线间之电位差,其中于感测放大器之动作前,将前述记忆单元之记忆资料读出于前述第一位元线,同时将前述模拟单元产生之比较电位输出于前述第二位元线,而于前述感测放大器之动作中以实质上相等于分别随附在前述第一位元线与前述第二位元线之寄生容量来加以感测。12.如申请专利范围第11项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线,于选择前述字线及前述板极线之后,将前述字线置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作。13.如申请专利范围第12项之半导体记忆装置,其中将选择之前述字线置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。14.如申请专利范围第11项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线;及可连接前述模拟单元中之模拟电容器之模拟板极线,在选择前述字线及前述模拟字线与前述板极线及模拟板极线之后,将选择之前述字线及选择之前述模拟字线分别置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离、且将前述模拟单元中之模拟电容器从前述第二位元线予以切离之状态中,使前述感测放大器动作。15.如申请专利范围第14项之半导体记忆装置,其中将选择之前述字线及选择之前述模拟字线分别置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离、且将前述模拟单元中之模拟单元中之模拟电容器从前述第二位元线予以切离之状态中,使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。16.如申请专利范围第11项之半导体记忆装置,其中前述资料记忆用之电容器系强诱电体之电容器。17.一种半导馑记忆装置系包含:记忆体单元,系具有资料记忆用之电容器及可选择前述电容器之第一电晶体;模拟单元,系具有比较电位产生用之模拟电容器及可选择前述模拟电容器之第二电晶体;字线,系驱动前述第一电晶体;模拟字线,系驱动前述模拟单元中之第二电晶体;第一位元线,系前述记忆体单元中之电容器为以通过前述第一电晶体来加以连接;第二位元线,系与前述第一位元线形成为差动对,而前述模拟单元中之模拟电容器为以通过前述第二电晶体来加以连接;及感测放大器,系放大前述第一、第二位元线间之电位差,其中将前述记忆单元之记忆资料读出于前述第一位元线,同时将前述模拟单元产生之比较电位输出于前述第二位元线之后,而于用前述感测放大器执行感测动作之前,一旦将选择之前述字线及选择之前述模拟字线置于非选择状态,其后使前述感测放大器感测并动作。18.如申请专利范围第17项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线,在选择前述字线及前述板极线之后,将前述字线置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中,使前述感测放大器动作。19.如申请专利范围第18项之半导体记忆装置,其中将选择之前述字线置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离之状态中使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。20.如申请专利范围第17项之半导体记忆装置,其中更进而具备可连接前述记忆体单元中之电容器之板极线;及可连接前述模拟单元中之模拟电容器之模拟板极线,在选择前述字线及前述模拟字线与前述板极线及模拟板极线之后,将选择之前述字线及选择之前述模拟字线分别置于非选择状态,而在将前述记忆体单元中之电容器从前述第一位元线予以切离、且将前述模拟单元中之模拟电容器从前述第二位元线予以切离之状态中,使前述感测放大器动作。21.如申请专利范围第20项之半导体记忆装置,其中将选择之前述字线及选择之前述模拟字线分别置于非选择状态而在将前述记忆体单元中之电容器从前述第一位元线予以切离、且将前述模拟单元中之模拟单元中之模拟电容器从前述第二位元线予以切离之状态中,使前述感测放大器动作之后,在前述第一位元线与前述第二位元线间之电位差被放大之时点,再度将前述字线置于选择状态,而再写入所读出之内容。22.如申请专利范围第17项之半导体记忆装置,其中将前述记忆体单元之记忆体资料读出于前述第一位元线之后,于将选择之前述板极线置于非选择状态后可将前述字线置于非选择状态而执行感测动作。23.如申请专利范围第17项之半导体记忆装置,其中前述资料记忆用之电容器系强诱电体之电容器。24.一种半导体记忆装置系具备有:具有资料记忆用之电容器及可选择前述电容器之电晶体之记忆体单元;驱动前述记忆体单元之电晶体之字线;前述记忆体单元中之电容器为以通过前述电晶体来加以连接之第一位元线;与前述第一位元线形成为差动对之第二位元线;及放大前述第一、第二位元线间之电位差之感测放大器,而其资料读出方法,系包含:第一步骤,系将前述记忆体单元之记忆资料予以读出于前述第一位元线,且将比较电位给予前述第二位元线;第二步骤,系第一步骤后,实质上将前述第一位元线与前述第二位元线之寄生容量予以相等;及第三步骤,系第二步骤后,使感测放大器动作并放大前述第一位元线与前述第二位元线间之电位差。25.如申请专利范围第24项之半导体记忆装置之资料读出方法,其中更进而具备有:于放大前述第一位元线与前述第二位元线间之电位差之第三步骤后,再度将前述字线置于选择状态而再写入所读出之内容之第四步骤。26.一种半导体记忆装置之资料读出方法,该半导体记忆装置系具备有:具有资料记忆用之电容器及可选择前述电容器之电晶体之记忆体单元;驱动前述记忆体单元之电晶体之字线;前述记忆体单元中之电容器为以通过前述电晶体来加以连接之第一位元线;与前述第一位元线形成为差动对之第二位元线;及放大前述第一、第二位元线间之电位差之感测放大器,而其资料读出方法,系包含:第一步骤,系藉由选择前述字线而驱动前述记忆体单元中之电晶体,来将前述记忆体单元之记忆资料予以读出于前述第一位元线,且将比较电位给予前述第二位元线;第二步骤,系第一步骤后,将前述选择之字线置于非选择状态而将前述第一位元线从前述记忆体单元予以切离;及第三步骤,系第二步骤后,使前述感测放大器动作并放大前述第一位元线与前述第二位元线间之电位差。27.如申请专利范围第26项之半导体记忆装置之资料读出方法,其中更进而具备有:于放大前述第一位元线与前述第二位元线间之电位差之第三步骤后,再度将前述字线置于选择状态而再写入所读出之内容之第四步骤。图式简单说明:第一图系为了说明关于习知之半导体记忆装置者,而为抽出成为强诱电体记忆体之基本之电路构成而予以显示之电路图;第二图系为了说明第一图所示之电路之动作者,而为板极脉波中感测方式之时序图;第三图系为了说明关于板极脉波中感测方式之场合时之位元线、位元线之浮游容量、及强诱电体电容器之电荷变化之等价电路图;第四图系为了说明关于板极脉波中感测方式之位元线电位之解法之特性图;第五图系显示习知之感测放大器之电路图;第六图系板极脉波后感测方式之时序图;第七图系为了说明关于板极脉波中感测方式及板极脉波后感测方式之位元线、位元线之浮游容量、及强诱电体电容器之电荷变化之等价电路图;第八图系为了说明关于板极脉波后感测方式之位元线电位之解法之特性图;第九图系为了说明有关根据本发明之第一实施态样之半导体记忆装置者,而在板极脉波中感测方式之强诱电体记忆体中,以着眼于直至予以选择晶片,而感测放大器之感测完毕为止之动作之相关部分之电路图;第十图系显示上述第九图所示之电路中之板极线解码电路之构成例之电路图;第十一图系为了说明关于第九图所示之电路之动作者,而为板极脉波中感测方式之时序图;第十二图系为了说明有关根据本发明之第二实施态样之半导体记忆装置者,而在板极脉波中感测方式之强诱电体记忆体中,以着眼于直至予以选择晶片,而感测放大盖之感测完毕为止之动作之相关部分之电路图;第十三图系为了说明关于第十二图所示之电路之动作者,而为板极脉波后感测方式之时序图;第十四图系为了说明有关根据本发明之第三实施态样之半导体记忆装置者,而为抽出DRAM中之基本的电路构成而予以显示之电路图;第十五图A系显示将分极向下之电容器在150℃之高温以1000个时间加以烘烤时之磁滞特性之特性图;第十五图B系显示将分极向上之电容器在150℃之高温以1000个时间加以烘烤时之磁滞特性之特性图;第十六图A系显示将分极向上之电容器在150℃之高温以1000个时间加以烘烤时之磁滞特性之特性图;及第十六图B系显示将分极向下之电容器在150℃之高温以1000个时间加以烘烤时之磁滞特性之特性图; |
