| 主权项 |
1.一种半导体记忆装置,包含: 至少有两个记意体单元阵列,每个记忆体单元阵列 具有至少一个冗余记忆体单元,且具有复 数之记忆体单元; 比较机构,将由外部输入的外部位址信号与内部位 址加以比较,并输出一侦测信号来表示是 否两个位址相符,若相符时则启动一相关的冗余记 忆体单元; 输入输出资料宽度变换机构,用以选择记忆体单元 阵列的输入输出资料宽度;以及 选择机构,用以在藉由输入输出资料宽度变换机构 来选择输入输出资料宽度时,及在由比较 机构输出侦测信号时,启动或不启动相关记忆体单 元阵列;其中 当输入输出资料宽度变换机构改变输入输出资料 宽度时,即将由比较机构加以比较的外部位 址信号之位数也被改变。2.如申请专利范围第1项 之半导体记忆装置,其中该记忆体单元阵列包含由 每个记忆体单元 以及冗余记忆体单元所共用的局部资料输入输出 线,该记忆体单元阵列更包含: 全局资料输入输出线,用以选择性的连接到局部资 料输入输出线,并连接到和全局资料输入 输出线相连接的资料输入输出端子。3.如申请专 利范围第2项之半导体记忆装置,该等记忆体单元 阵列中的至少一个包含一种切 换机构,此切换机构是用来以和由输入输出资料宽 度变换机构所设定的资料宽度相关联方式 ,切换该记忆体单元阵列与该资料输入输出端子间 的连结。4.如申请专利范围第3项之半导体记忆装 置,其中系藉由在组装过程改变引线接合而改变内 部信号之状态,俾实现输入输出资料宽度变换机构 。5.如申请专利范围第3项之半导体记忆装置,其中 系藉由改变一配线层的局部而改变内部信 号之状态,俾实现输入输出资料宽度变换机构。6. 如申请专利范围第3项之半导体记忆装置,其中系 藉由输入一外部信号而改变内部信号之 状态,俾实现输入输出资料宽度变换机构。7.如申 请专利范围第3项之半导体记忆装置,其中该切换 机构系插入在该全局资料输入输出 线与该输入输出端子之间。8.如申请专利范围第3 项之半导体记忆装置,其中该切换机构系插入在该 局部资料输入输出 线与该全局资料输入输出线之间。图式简单说明: 第一图为显示一习用半导体记忆装置之组态的电 路图; 第二图为显示另一习用半导体记忆装置之组态的 电路图; 第三图为显示第三种习用半导体记忆装置之组态 的电路图; 第四图为显示第三图中之冗余判断电路之组态实 例的电路图; 第五图为显示第三图中之多工器之一组态实例的 电路图; 第六图为显示本发明之半导体记忆装置之第一实 施例之组态的电路图; 第七图为显示第六图中之一冗余判断电路之一组 态实例的电路图; 第八图为显示第六图中所示记忆体单元阵列的资 料放大器选择电路之一组态实例的电路 图; 第九图为第六图中之一多工器之一组态实例的电 路图; 第十图为显示本发明之半导体记忆装置之第二实 施例之组态的电路图; 第十一图a为显示第十图中之一资料放大器选择电 路DEA0之一实例的电路图; 第十一图b为显示第十图中之一资料放大器选择电 路DEA1之一实例之电路图。 |
