| 摘要 |
本发明系关于一种半导体组件,其具有一个形成在半导体晶片之主表面中或主表面上之电子电路以及具有一些配置在半导体晶片之主表面上之与该电子电路电性相连接之连接面("Pads")以便使电子电路能与外界通信,其中该电子电路一方面可在通常是在半导体晶片之晶圆化合物中进行之测试模式中受驱动(其中一由外部传送而至之测试信号施加至预定之连接面),且另一方面可在驱动摸式中受驱动,其中驱动信号施加至连接面指向(1,2)。开关装置(12)配置于至少一个连接面(l)上,连接面(l)之功能可藉此开关装置(l2)而由测试模式转换成驱动模式。 |
| 主权项 |
1,一种半导体组件,其具有一个形成在半导体晶片 之主面中或主表面上之电子电路以及一 些配置在半导体晶片之主表面上之与该电子电路( 9)电性相连接之连接面("pads")(1,2)以 便使电路(9)能与外界通信,其中该电子电路(9)一方 面可在通常是在半导体晶片之晶圆化合 物中进行之测试模式中受驱动(其中一出外部传送 而至之测试信号施加至预定之连接面(1, 2)),且另一方面可在驱动模式中受驱动,驱动信号 施加至连接面(1,2)或连接小脚件(其是 与连接面(1,2)电性相连接且指向组件外部),其特征 为:至少有一个开关装置是配置于连 接面(1,2),连接面(1,2)之功能可藉此开关装置而由 测试模式转换成驱动模式。 2.如申请专利范围第1项之半导体组件,其中开关装 置置固定接线之方式而形成在半导体晶 片之主表面上。 3.如申请专利范围第1或第2项之半导体组件,其中 开关装置使相连接之连接面(1,2)不可逆 地(irreversible)转换成驱动模式。 4.如申请专利范围第1或2项之半导体组件,其中至 少一个与开关装置相连接之连接面(1,2) 是配置于半导体组件之资料输入端或输出端。 5.如申请专利范围第1或第2项之半导体组件,其中 开关装置是由一佰来自控制电路(9)控制 信号(TMEXTADDR)所切换。 6.如申请专利范围第1项之半导体组件,其中此半导 体组件是一种存取形式可自由选取之同 步动态半导体记忆体(SDRAM),其中LDQH-或UDQM-连接面( 1,2)中至少一个可藉由开关装置 (12)而在功能上转换成测试模式。 7.如申请专利范围第1或第6项之半导体组件,其中 与开关装置相连接之LDQM-连接面或UDQM- 连接面(1,2)在测试模试中切换成"延伸之位址位元( Extended Address Bit)"。 8.一种半导体组件之测试和操作方法,半导体组件 具有一个形成在半导体晶片之主面中或主 表面上之电子电路以及一些配置在半导体晶片之 主表面上之与该电子电路(9)电性相连接之 连接面("pads")(1,2)以便使电路(9)能与外界通信,其 中该电子电路(9)一方面可在通常是 在半导体晶片之晶圆化合物中进行之测试模式中 受驱动(其中一由外部传送而至之测试信号 施加至预定之连接面(1,2)),且另一方面可在驱动模 式中受驱动,驱动信号施加至连接面 (1,2)或连接小脚件(其是与连接面(1,2)电性相连接 且指向组件外部),其特征为:至少有 一个开关装置是配置于连接面(1,2),连接面(1,2)之 功能可藉此开关装置而由测试模式转 换成驱动模式。 9.如申请专利范围第8项之方法,其中开关装置以固 定接线之方式而形成在半导体晶片之主 表面上。 10.如申请专利范围第8或第9项之方法,其中与开关 装置相连接之连接面(1,2)不可逆地 (irreversible)转换成驱动模式。 11.如申请专利范围第8或第9项之方法,其中 至少一个与开关装置相连接之连接面(1,2)是配置 于半导体组件之资料输入端或输出端。 12.如申请专利范围第8或第9项之方法,其中开关装 置是由一个来自控制电路(9)之控制信号 (TMXTADDR)所切换。 13.如申请专利范围第8项之方法,其中 此方法是与一种存取形式可自由选取之同步动态 半导体记忆体(SDRAM)有关,其中LDQM-或 UDQM-连接面(1,2)中至少一个可藉由开关装置(12)而 在功能上转换成测试模式。 14.如申请专利范围第8或第13项之方法,其中 与开关装置相连接之LDQM-连接面或UDQH-连接面(1,2) 在测试模试中切换成"延伸之位址位 元(Extehded A ddress Bit)"。图式简单说明: 第一图本发明之同步动态半导体记忆体SDRAM的一 部份之图解。 第二图传统半导体记忆体的一部份之图解。 |
