发明名称 有限消除频度的记忆体的存取控制方法
摘要 一种在一个呈方块区方式有限消除频度的记忆体的一电脑中作存取控制的方法,该记忆体有—个可供使用者存取之用的使用记忆体方块区(NBO)(NBl),此方法利用一种位址转换,其中位址转换系经一指标表(AZTO)达成,且呈表方式含有「消除使用等级值」的资料,(LNO)-(LN1023)与各位址指标相关联,该等级的值在一预定消除状态标准达到时就增加,然后在指标表(AZTO)中将另外的「消除使用等级输入值」(LNO)-(LN1023)一直找寻,直到发现一个较低的消除使用等级值」为止,然后将相关的位址指标(APO)-(AP1023)与起始指标位置中的位址指标(APl)交换,并将与此位址指标相关的「使用记忆体方块内容」交换。且当完全找遍之后如未发现更小的「消除使用等级值」,则将此找寻作业中断。
申请公布号 TW413820 申请公布日期 2000.12.01
申请号 TW088101138 申请日期 1999.01.26
申请人 奥图姆勒尔 发明人 奥图姆勒尔
分类号 G11C5/00 主分类号 G11C5/00
代理机构 代理人 林镒珠 台北市长安东路二段一一二号九楼
主权项 1.一种在一个呈方块区方式有限消除频度的记忆体的一电脑中作存取控制的方法,该记忆体有一个可供使用者取之用的使用记忆体方块区(NB0)(NB1),此方法利用一种位址转换,其中位址转换系经一指标表(AZTO)达成,且呈表方式含有「消除使用等级输入値」(LN0)sim(LN1023)与各位址指标相关联,该等级的値在一预定「消除状态标准」达到时就增加,然后在指标表(AZTO)中将另外的「消除使用等级输入値」(LN0)-(LN1023)一直找寻,直到发现一个较少的「消除使用等级値」为止,然后将相关的位址指标(AP0)-(AP1023)与起始指标位置中的位址指标(AP1)交换,并将与此位址指标相关的「使用记忆体方块区内容」交换。2.如申请专利范围第1项之方法,其中:形成「消除状态标准」,其方法系在各使用记忆体方块(NB0)除了「使用资料位元组」(DS0)sim(DS2)及检查位元组(PS0)sim(PS2)外放入一「模组消除过计数器」(MC),其内容在每次消除过程(L0)时动作,且在每次完全的模组通过时,就视为达到消除状态标准。3.如申请专利范围第1或第2项之方法,其中:该写录时间及/或消除时间依陈旧度测定,并将它们当作消除状态标准的値,并依此造成该依表方式所含的消除使用等级输入値。4.如申请专利范围第3项之方法,其中:在一「使用记忆体方块」(NR0)sim(NR1)每次写录过程及/或消除过程之后,检查该过程的完全程度,且如有必要,就将各过程用更长的写录时间或消除时间重复做,该时间再当作消除状态标准的値。5.如申请专利范围第3项之方法,其中:利用一计时器求出各写录时间或消除时间,并将各计数状态当作消除状态标准的値。6.如申请专利范围第1或第2项之方法,其中:在每个「使用记忆体方块区」(BN0)sim(BN1)中储存「使用资料位元组」(DS0)sim(DS2)及「检查位元组」(PS0)sim(PS2)以作读取错误修正,且当读取一使用记忆体方块区(BN0)sim(BN1)时,检出到可利用「检查位元组」(PS0)sim(PS2)重建的错误情形时,则将此情形当作消除状态标准,并依此把和使用记忆体方块区(BN0)sim(BN1)有关之含在表中的「消除等级输入値」(LN0)sim(LN1023)增加一预定之等级数。7.如申请专利范围第1或第2项之方法,其中:该位址指标(AP0)sim(AP1023)呈序列方式在指标表(AZTO)中呈串接方式以及与各分区(S0)sim(S3)关联的方式储存在至少一个分区(S0)sim(S5)中的记忆体方块区中,且与各与分区位址指标有关的「消除使用等级输入値」(LN0)sim(LN1023)则以相关的序列排列储存在同一记忆体方块区的另外的分区(S4)(S5)中。8.如申请专利范围第1或第2项之方法,其中:该指标表(AZTO)做成两套储存,且当测知读取错误时,利用该复制本(AZTD)作内容重建。9.如申请专利范围第1或第2项之方法,其中:各「使用记忆体方块区」(NB0)(NB1)分成数个分区,而指标表(AP0)sim(AP1023)再细分成方块区方式及分区方式,且各有一「模组消除过程计数器」(MC)与一个使用记忆体方块区(NB0)(NB1)的各分区(SS)相关联,该计数器并不时地检查其似同步作用(Quasi-gleichlauf),且当此计数器的内容有偏差时,就依其他计数器(MC)的几位内容重复。10.如申请专利范围第1项之方法,其中:在一启动程式常式中,在指标表(AZTO)AZTD)(COPY)中将「消除使用等级输入値」(LN0)sim(LN1023)找寻实际上最小者,并将此实际最小者储存在电脑的一个内部记忆体中,且在每另一次找寻过程之后,就将此记忆体利用该实际之最小値实际化。11.如申请专利范围第1或第2项之方法,其中:在起动后第一次做的「消除使用等级输入値」(LN0)sim(LN1023)的寻找作业系在其一记忆体方块区中的指标表(AZTO)(COPY)中开始,此记忆体方块区中含有实际的位址指标(AP0)sim(AP1023),则将各寻找过程的结果固定存在该消除使用等级表中当作指数。12.如申请专利范围第11项之方法,其中:在消除使用等级表中先后相随的各次寻找过程系各在模组的下一个指数时开始,并将存在方块区总数模组之指数作增数。13.如申请专利范围第1或第2项之方法,其中:各「使用记忆体方块区」(NB0)(NB1)分成各512位元组之十六个分区(SS),并把一个或多个「使用资料字串」(DS0)(DS1)(DS2)随着接在其上的「检查位元组」(PS0)sim(PS2)及模组消除过程计数器(MC)存入这些分区中。14.如申请专利范围第1或第2项之方法,其中:该使用记忆体由多个记忆体晶片(C1)(C2)构成,并将一个储存晶片号(C1)(C2)及一个晶片内部的方块区号(NB0)(NB1)组合当作位址指标储存。15.如申请专利范围第1或第2项之方法,其中:在第一个可用之记忆体方块区中设一个固定方块区(AB),在此固定方块区(AB)中将一识别数(EZ)写入,在每次高程序过程系在寻找此数,并将一指标(ZP)储存到一程式(PK)以实施此方法,并将一表(PET)存入,其内容表示正本之指标表(Z01)(Z02)及指标表复制本(ZD1)(2D2)的位置。16.如申请专利范围第15项之方法,其中:该表(PET)从该固定方块区(AB)拷具到电脑的内部记忆体中并在该处呈并联方式保持。17.如申请专利范围第1或第2项之方法,其中:该指标表(AZTO)之至少该最后使用的分区(S0)sim(S5)另外呈一誊本(COPY)的形式储存在一内部之管理记忆体中,并在该处依程式作处理。图式简单说明:第一图系记忆体构造及存取路径的方块图。
地址 德国