时间数字转换器以及利用该转换器的锁定电路和方法

摘要

提供一种具有锁定电路的集成电路和利用该锁定电路的方法。该锁定电路包含时间数字转换器。时间数字转换器包含按照预定间隔延迟2个输入信号中之一的第一和第二延迟链路。还包含将延迟信号和另一信号比较以产生数字信号的第一和第二相位检测器。锁定电路将反馈信号和内部时钟信号之间的相位差转换为延迟控制信号组。该延迟控制信号组控制镜像延迟电路的延迟时间使反馈信号和内部时钟信号之间的相位差迅速降至最小。

主权项

1.一种集成电路，具有用于产生与输入基准时钟信号同步的内部时钟信号的锁定电路，其中内部时钟信号是当在锁定电路输出端的起始内部时钟信号延迟预定时间时得到的信号，在该预定时间内起始内部时钟信号由该输出端发送到在该输出端预定距离处的一个电路的输入端，该锁定电路包含：内部时钟信号发生器，用于(i)将基准时钟信号延迟第一延迟时间，该第一延迟时间与基准时钟信号和反馈信号之间的相位差相对应，控制该反馈信号信号使之具有与内部时钟信号相同的相位，以及(ii)根据经延迟的基准时钟信号产生起始内部时钟信号；镜像延迟电路，用于(i)响应于预定延迟控制信号组将起始内部时钟信号延迟第二延迟时间，以及(ii)产生反馈信号；以及时间数字转换器，用于产生一控制镜像延迟电路的延迟控制信号组，以降低反馈信号和内部时钟信号之间的相位差。