| 摘要 |
<p>Eine Sigma-Delta-Analog/Digital-Wandleranordnung umfaßt zwei kaskadierte Sigma- Delta- Modulatoren (1, 2), wobei es sich bei beiden Sigma- Delta- Modulatoren (1, 2) um Multibit- Sigma- Delta- Modulatoren handelt. Die Sigma- Delta- Analog/Digital- Wandleranordnung ist vorzugsweise dritter Ordnung und liefert ein digitales Ausgabesignal (Y(z)), welches einem Sigma- Delta- Wandler mit 7Bit- Quantisierung entspricht. Zu diesem Zweck kann ein Sigma- Delta-Modulator (1) zweiter Ordnung mit einer 3Bit- Quantisierung und ein Sigma- Delta- Modulator (2) erster Ordnung mit einer 5Bit- Quantisierung verwendet werden.</p> |
