| 摘要 |
<p>L'invention concerne un dispositif de traitement de données, comprenant un circuit destiné à corriger les effets de l'exécution d'instructions d'accès en mémoire hors service les unes par rapport aux autres dans un pipeline. Un détecteur permet de détecter si un même emplacement de mémoire est adressé par une première et une seconde adresse mémoire, utilisées pour l'accès en mémoire d'après une première et une seconde instruction d'accès en mémoire, en traitement dans le pipeline à une distance relative prédéterminée. Un circuit de correction modifie la manipulation de données dans une phase du pipeline traitant la première instruction d'accès en mémoire, lorsque le détecteur signale ledit adressage du même emplacement de mémoire, et/ou la seconde instruction d'accès en mémoire programme une commande pour compenser les conséquences de l'exécution inadéquate de la première instruction d'accès en mémoire par rapport à la seconde instruction d'accès en mémoire.</p> |
