| 主权项 |
1.一种有机抗反射涂覆系利用反应气体加以形成,该反应气体至少包含复合气体,该复合气体的化学通式为CxHyXz,其中X为卤素元素,该化学通式CxHyXz之该x的范围是从0到5,该y的范围是从0到9,该z的范围系介于0到9。2.如申请专利范围第1项所述之有机抗反射涂覆,其中该复合气体在注入一反应室时,是混合一携带气体。3.如申请专利范围第2项所述之有机抗反射涂覆,其中该携带气体注入该反应室的流速系介于0到100sccm之间。4.如申请专利范围第2项所述之有机抗反射涂覆,其中该携带气体系选自氦气与氩气所组成群组的其中之一。5.如申请专利范围第1项所述之有机抗反射涂覆,其中该抗反射涂覆是形成于化学气相沈积反应室之中,该化学气相沈积反应室的电浆源功率系介于100到1900瓦特,该化学气相沈积反应室的偏压功率系介于0到500瓦特。6.如申请专利范围第1项所述之有机抗反射涂覆,其中该有机抗反射涂覆是形成于蚀刻反应室之中,该蚀刻反应室的电浆源功率系介于100到1900瓦特,该蚀刻反应室的偏压功率系介于0到500瓦特。7.如申请专利范围第1项所述之有机抗反射涂覆,其中该卤素元素系选自氟原子(F)、氯原子(Cl)、溴原子(Br)与碘原子(I)所组成群组的其中之一。8.如申请专利范围第1项所述之有机抗反射涂覆,其中该复合气体系选自CHF3 、CH3F、CH2F2.C2F6.C2HF5.C4F8与上述气体的任意组合所组成群组的其中之一。9.如申请专利范围第8项所述之有机抗反射涂覆,其中该CHF3的流量系介于0到100sccm之间,该CH3F的流量系介于0到100sccm之间,该CH2F2的流量系介于0到100sccm之间,该C2F6的流量系介于0到100sccm之间,该C2HF5的流量系介于0到100sccm之间,该C4F8的流量系介于0到100sccm之间。10.如申请专利范围第1项所述之有机抗反射涂覆,其中该有机抗反射涂覆是形成于制程压力系介于1到200mtorr之间。11.一种形成有机抗反射涂覆的方法,至少包含;提供一基材;以及系使用反应气体沈积一抗反射涂覆在该基材之上,该反应气体至少包含复合气体,其中该复合气体的化学通式为CxHyXz,X为卤素元素,x系介于0到5之间,y系介于0到9之间,z系介于0到9之间。12.如申请专利范围第11项所述之方法,其中该复合气体与携带气体混合,注入反应室之中。13.如申请专利范围第12项所述之方法,其中该携带气体系选自氦气与氩气所组成群组的其中之一。14.如申请专利范围第12项所述之方法,其中该携带气体的流量系介于0到100sccm之间。15.如申请专利范围第11项所述之方法,其中该抗反射涂覆是形成于化学气相沈积反应室之中,该化学气相沈积反应室的电浆源功率系介于100到1900瓦特,该化学气相沈积反应室的偏压功率系介于0到500瓦特。16.如申请专利范围第11项所述之方法,其中该抗反射涂覆是形成于蚀刻反应室之中,该蚀刻反应室的电浆源功率系介于100到1900瓦特,该蚀刻反应室的偏压功率系介于0到500瓦特。17.如申请专利范围第11项所述之方法,其中该卤素元素系选自氟原子(F)、氯原子(Cl)、溴原子(Br)与碘原子(I)所组成群组的其中之一。18.如申请专利范围第11项所述之方法,其中该复合气体系选自CHF3.CH3F、CH2F2.C2F6.C2HF5.C4F8与上述气体的任意组合所组成群组的其中之一。19.如申请专利范围第18项所述之方法,其中该CHF3的流量系介于0到100sccm之间,该CH3F的流量系介于0到100sccm之间,该CH2F2的流量系介于0到100sccm之间。该C2F6的流量系介于0到100sccm之间,该C2HF5的流量系介于0到100sccm之间,该C4F8的流量系介于0到100sccm之间。20.如申请专利范围第11项所述之方法,其中该抗反射涂覆是形成于制程压力系介于1到200mtorr之间。图式简单说明:第一图系显示半导体基材的剖面示意图,一叠层覆盖在半导体基材之上,光阻图案定义在叠层之上,其中叠层包括一底部抗反射涂覆,以减少在定义光阻图案的微影制程之中的光线反射;第二图系显示半导体基材的剖面示意图,蚀刻叠层结构,并以光阻层作为蚀刻罩幕;第三图系显示半导体基材的剖面示意图,在半导体基材上形成一图案;第四图A系显示积体电路图案的俯视图,利用本发明之抗反射涂覆层,覆盖在半导体基材的表面,使得积体电路具有清楚的图案,在此图之中积体电路的线宽为0.16微米;第四图B系显示积体电路图案的俯视图,利用本发明之抗反射涂覆层,覆盖在半导体基材的表面,使得积体电路具有清楚的图案,在此图之中积体电路的线宽为0.18微米;第五图A系显示积体电路之接触孔的俯视图,利用本发明之抗反射涂覆层,使得积体电路之接触孔具有清楚的图案,在此图之中积体电路之接触孔的尺寸为O.15微米;以及第五图B系显示积体电路之接触孔的俯视图,利用本发明之抗反射涂覆层,使得积体电路之接触孔具有清楚的图案,在此图之中积体电路之接触孔的尺寸为O.18微米。 |
