| 主权项 |
1.一种形成双井结构(Twin-well structure)以制造互补式金氧半导体(Compl-ementaryMetal-Oxide-Semiconductor, CMOS)电晶体之方法,该方法至少包含下列步骤:形成一第一垫氧化层(Pad oxide layer)于一半导体基材(Semiconductor subst-rate)上;形成一氮化矽层(Silicon nitride layer)于该第一垫氧化层上;利用一第一光阻层以定义一第一井区;利用该第一光阻层为罩幕(Mask)执行一第一离子植入于该第一井区之中;除去该第一光阻层;执行一第二离子植入于该半导体基材中用以定义第二井区;除去该氮化矽层与该第一垫氧化层;执行一高温制程于该半导体基材以形成较深的双井区;形成复数个沟渠于该半导体基材中以定义一主动区域;形成一厚氧化矽层该该半导体基材上并填入该沟渠中;回蚀该厚氧化矽层直到该半导体基材之上表面;形成第二垫氧化矽层于该半导体基材上;定义一第二光阻层用以曝露该第一井区;执行一第三离子植入于该第一井区之中,用以形成一穿透阻绝(Punch-through stopping)层;除去该第二光阻层;执行一第四离子植入,用以调整该CMOS电晶体之启始电压(Threshold voltage);及形成该CMOS电晶体于该第一井区以及该第二井区之上。2.如申请专利范围第1项之方法,包含在执行该第一离子植入之步骤前,执行一回蚀该氮化矽层,用以曝露部份之该第一垫氧化层之步骤。3.如申请专利范围第1项之方法,其中上述之第一离子植入系利用100KeV至3000KeV的能量,与每平方公分5E11至5E13个粒子之剂量所植入的磷(Ph-osphorous)离子所形成。4.如申请专利范围第1项之方法,其中由该半导体基材上表面该沟渠深度约2000埃至10000埃。5.如申请专利范围第1项之方法,其中上述之厚氧化矽层系由化学气相沉积法所形成。6.如申请专利范围第1项之方法,其中上述之厚氧化矽层为TEOS氧化矽层。7.如申请专范围第1项之方法,其中上述回蚀该厚氧化矽层之前更包含进行一致密化制程(densification process)。8.如申请专利范围第1项之方法,其中上述之第二离子植入系利用100KeV至3000KeV的能量,与每平方公分5E11至5E13个粒子之剂量的全面性(Blan-ket)的硼(Boron)离子植入所形成。9.如申请专利范围第1项之方法,其中上述之第三离子植入系利用100KeV至300KeV的能量,与每平方公分5E11至5E13个粒子之剂量的磷(phosphorous)离子植入所形成。10.如申请专利范围第1项之方法,其中上述之第四离子植入系利用10KeV至150KeV的能量,与每平方公分1E12至1E14个粒子之剂量的BF2离子植入所形成。11.一种形成双井结构(Twin-well structur-e)以制造互补式金氧半导体(Complem-entaryMetal-Oxide-Semiconductor, CMOS)电晶体之方法,该方法至少包含下列步骤:形成一第一垫氧化层(Pad oxide layer)于一半导体基材(Semiconductor subs-trate)上;形成一氮化矽层(Silicon nitride layer)于该第一垫氧化层上;利用一第一光阻层以定义一第一井区;利用该第一光阻层为罩幕(Mask)执行一第一离子植入于该第一井区之中;除去该第一光阻层;执行一第二离子植入于该半导体基材中用以定义第二井区;除去该氮化矽层与该第一垫氧化层;执行一高温制程于该半导体基材以形成较深的双井区;形成复数个沟渠于该半导体基材中以定义一主动区域;形成一厚氧化矽层该该半导体基材上并填入该沟渠中;进行一化学机械研磨制程研磨该厚氧化矽层直到该半导体基材之上表面;形成第二垫氧化矽层于该半导体基材上;定义一第二光阻层用以曝露该第二井区;执行一第三离子植入于该第一井区之中,用以形成一穿透阻绝(Punch-through stopping)层;除去该第二光阻层;执行一第四离子植入,用以调整该CMOS电晶体之启始电压(Threshold voltage);及形成该CMOS电晶体于该第一井区以及该第二井区之上。12.如申请专利范围第11项之方法,包含在执行该第一离子植入之步骤前,执行一回蚀该氮化矽层,用以曝露部份之该第一垫氧化层之步骤。13.如申请专利范围第11项之方法,其中上述之第一离子植入系利用100KeV至3000KeV的能量,与每平方公分5E11至5E13个粒子之剂量所植入的磷(Ph-osphorous)离子所形成。14.如申请专利范围第11项之方法,其中由该半导导基材上表面该沟渠深度约2000埃至10000埃。15.如申请专利范围第11项之方法,其中上述之厚氧化矽层系由化学气相沉积法所形成。16.如申请专利范围第11项之方法,其中上述之厚氧化矽层为TEOS氧化矽层。17.如申请专范围第11项之方法,其中上述进行化学机械研磨制程研磨该厚氧化矽层之前更包含进行一致密化制程(densification process)。18.如申请专利范围第11项之方法,其中上述进行化学机械研磨制程研磨该厚氧化矽层之后更包含进行一HF溶液清洁制程。19.如申请专利范围第11项之方法,其中上述之第二离子植入系利用100KeV至3000KeV的能量,与每平方公分5E11至5E13个粒子之剂量的全面性(Bian-ket)的硼(Boron)离子植入所形成。20.如申请专利范围第11项之方法,其中上述之第三离子植入系利用100KeV至300KeV的能量,与每平方公分5E11至5E13个粒子之剂量的磷(phosphorou-s)离子植入所形成。21.如申请专利范围第11项之方法,其中上述之第四离子植入系利用10KeV至150KeV的能量,与每平方公分1E12至1E14个粒子之剂量的BF2离子植入所形成。图式简单说明:第一图描绘在一具有垫氧化层之半导体基板上,形成一氮化矽层于该垫氧化层上之截面结构图;第二图描绘在第一图之半导体基板中,利用一光阻为罩幕,并植入磷离子以形成一N井之截面结构图;第三图描绘在第二图之半导体基板中,当定义N井区之光阻除去后,利用一高能量低浓度剂量之硼离子,以全面性植入半导体基板之截面结构图;第四图描绘将垫氧化层与氮化矽层移除后之截面结构图;第五图描绘在第四图之半导体基板中,以高温湿氧化制程以除去离子植入所形成之晶格缺陷,且同时加热以形成深双井之截面结构图;第六图描绘在半导体基材上定义一光阻层以定义元件主动区域,并蚀刻该半导体基材以形成复数个沟渠之截面结构图;第七图为除去上述光阻层之后沉积一厚氧化矽层并填入该沟渠中之截面结构图;第八图描绘回蚀该厚氧化矽层直到该半导体基材表面,并再长一层垫氧化矽层之截面结构图;第九图描绘利用第二光阻层为罩幕以进行一高能量低浓度剂量之磷离子植入,用以形成PMOS电晶体所需的穿透阻隔层之截面结构图;第十图描绘进行低能量低浓度剂量之BF2离子植入以调整电晶体启始电压之截面结构图;及第十一图描绘进行CMOS电晶体形成制程之截面结构图。 |
