| 摘要 |
Вычислительная система, содержащая процессорный модуль, системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и n периферийных модулей, при этом входы адреса каждого из n периферийных модулей соединены посредством системной интерфейсной магистрали адреса с выходами адреса процессорного модуля, входы-выходы данных каждого из n периферийных модулей соединены посредством системной интерфейсной магистрали данных с входами-выходами данных процессорного модуля, входы-выходы управления каждого из n периферийных модулей соединены посредством системной интерфейсной магистрали управления с входами-выходами управления процессорного модуля, отличающаяся тем, что каждый из n периферийных модулей дополнительно содержит блок управления, регистр, блок сравнения и дешифратор сигнала записи, при этом вход инициализации первого периферийного модуля соединен с выходом инициализации процессорного модуля, вход инициализации каждого из последующих периферийных модулей соединен с выходом инициализации предыдущего периферийного модуля, выход инициализации n-го периферийного модуля соединен с входом инициализации процессорного модуля, в каждом из n периферийных модулей первый вход блока управления является входом инициализации данного периферийного модуля, первый выход блока управления является выходом инициализации данного периферийного модуля, второй выход блока управления соединен с входом разрешения работы регистра, выходы регистра соединены со вторыми входами блока сравнения, второй вход блока управления и вход сигнала записи ре� |
