| 主权项 |
1.一种钨化学气相沉积(WCVD)制程中断后之晶圆再生方法,该方法至少包含:提供一半导体基材,该基材上方具有已定义连结洞至第一导电层之介电层及黏着层(gluelayer)与矽晶种层(seed layer);进行溅击蚀刻(sputtering etch)制程,以蚀刻该基材表面;沉积一黏着层于该被蚀刻基材表面上方;进行毯覆性钨化学气相沉积制程;回蚀该金属钨层,以形成钨插塞于该连结洞内。2.如申请专利范围第1项之方法,其中上述进行溅击蚀刻制程之前更包含:将该基材送入钨化学气相沉积室;及因异常状况中止WCVD制程。3.如申请专利范围第2项之方法,其中上述之因异常状况中止WCVD制程系由于上述之基材定位有问题,造成晶圆背部气体压力变化而导致背部压力警报器启动因此机台中断。4.如申请专利范围第1项之方法,其中上述之溅击蚀刻该基材表面系将该基材表面之矽晶种层予以蚀刻除去。5.如申请专利范围第1项之方法,其中上述之溅击蚀刻该基材表面之步骤所使用之气体为氩气。6.如申请专利范围第1项之方法,其中上述之溅击蚀刻该基材表面更包含将该基材表面之部分黏着层予以蚀刻除去。7.如申请专利范围第1项之方法,其中上述之溅击蚀刻该基材表面之黏着层被蚀刻厚度约100。8.如申请专利范围第1项之方法,其中上述黏着层系为一TiN层。9.如申请专利范围第1项之方法,其中上述之沉积黏着层之厚度约为100。10.如申请专利范围第1项之方法,其中上述之沉积TiN层步骤系采用化学气相沉积法(CVD)。11.如申请专利范围第1项之方法,其中上述之沉积TiN层步骤系采用物理气相沉积法(PVD)。12.如申请专利范围第1项之方法,其中上述之第一导电层至少包含一金属层及一多晶矽层其中之一。13.如申请专利范围第1项之方法,其中上述之进行毯覆性钨化学气相沉积制程包含沉积一矽晶种层。14.如申请专利范围第1项之方法,更包含于该钨插塞形成之后,形成一第二导电层于该钨插塞上方,以制作导体连线。15.如申请专利范围第14项之方法,其中上述之第二导电层至少包含一金属层及一多晶矽层其中之一。图式简单说明:第一图显示出现异常状况之半导体基材于传统插塞制程后,回蚀制程产生材质损失之截面示意图。第二图显示本发明中所使用之半导体基材,其出现异常状况时之结构截面示意图。第三图显示本发明中利用溅击方式回蚀该晶圆至黏着层之截面示意图。第四图显示本发明中重新沉积黏着层与矽晶种层于该晶圆上之截面示意图。第五图显示本发明中进行钨化学气相沉积于该黏着层上之截面示意图。第六图显示本发明中进行钨回蚀制程以形成钨插塞于连结洞内之截面示意图。 |
