| 主权项 |
1.一种形成一多层结构的方法,包含:一供应一用于多晶薄膜生成的加工气体与一导电形式之杂质进入一薄膜形成装置,以在加工标的物的一表面上形成有一导电形式之第一杂质渗杂的多晶矽层的步骤;一将该加工标的物维持在该薄膜形成装置中以避免在该多晶矽层上有一氧化物薄膜形成的步骤;及一供应一用于矽化钨薄膜形成的加工气体和与进入该薄膜形成装置中该第一杂质相同导电形式的第二杂质,以在没有氧化物薄膜形成之该多晶矽层上形成具有与该第一杂质相同导电形式之杂质渗杂的矽化钨层的步骤。2.如申请专利范围第1项形成一多层结构的方法,其中该第一杂质是与该第二杂质相同。3.如申请专利范围第1项形成一多层结构的方法,其中该薄膜形成装置是一丛串工具,包括该多晶矽层在其中形成的一第一室,以及由该第一室输送而来的该加工标的物之该多晶矽层上形成该矽化钨层的一第二室。4.一种形成一多层结构的方法,包含:一在一加工标的物表面上形成一具有一导电形式之杂质渗杂的第一多晶矽层的步骤;一循序地在该第一多晶矽层上形成一不含一导电形式杂质之第二多晶矽层的步骤;及一循序地在该第二多晶矽层上形成一不含一导电形式杂质之矽化钨层的步骤。5.一种形成一多层结构的方法,包含:一在一加工标的物表面上形成一具有均匀密度分布的一导电形式之第一杂质渗杂的第一多晶矽层的步骤;一循序地在该第一多晶矽层上形成一第二多晶矽层,使得该第二多晶矽层有一均匀的分布与低于该第一杂质密度的密度下,且与该第一杂质相同导电形式的杂质渗杂的步骤;及一循序地在该第二多晶矽层上形成一不含一导电形式杂质之矽化钨层的步骤。6.如申请专利范围第5项形成一多层结构的方法,其中该形成该第一多晶矽层的步骤是藉由供应一用于多晶薄膜生成的加工气体与一导电形式之杂质进入一薄膜形成装置来进行,且该形成该第二多晶矽层的步骤是接着形成该第一多晶矽层的该步骤之后,藉由减少并小于在形成该第一多晶矽层之该步骤中的该导电形式之该杂质供应量来进行。7.如申请专利范围第5项形成一多层结构的方法,其中该第二多晶矽层的该厚度是在50A至500A的范围之中。8.一种形成一多层结构的方法,包含:在一加工标的物表面上形成一具有均匀密度分布的一导电形式之第一杂质渗杂的第一多晶矽层的步骤;循序地在该第一多晶矽层上形成一第二多晶矽层,使得该第二多晶矽层有一均匀的分布与高于该第一杂质密度的密度,且与该第一杂质相同导电形式的杂质渗杂的步骤;及一循序地在该第二多晶矽层上形成一不含一导电形式杂质之矽化钨层的步骤。9.如申请专利范围第8项形成一多层结构的方法,其中该形成该第一多晶矽层的步骤是藉由供应一用于多晶薄膜生成的加工气体与一导电形式之杂质进入一薄膜形成装置来进行,且该形成该第二多晶矽层的步骤是接着形成该第一多晶矽层的该步骤之后,藉由停止该加工气体的供应来进行。10.如申请专利范围第9项形成一多层结构的方法,其中该加工标的物包括一具有彼此分开之一来源区域及一排流区域的半导体基材,与一在该半导体基材上该来源及排流区域之间的闸薄膜,和形成于该闸薄膜上之该第一多晶矽层。11.一种多层结构,包含:一具有一均匀密度之一导电形式的第一杂质渗杂之多晶矽层;和一形成于该多晶矽层上与其有直接接触,而且有均匀密度并与该第一杂质相同导电形式的第二杂质渗杂之矽化钨层。12.一种多层结构,包含:一具有一均匀密度之一导电形式的杂质渗杂之第一多晶矽层;一形成于该第一多晶矽层上与其有直接接触,且不含一导电形式杂质的第二多晶矽层;和一形成于该第二多晶矽层上与其有直接接触,且不含一导电形式杂质的矽化钨层。13.一种多层结构,包含:一具有一均匀密度之一导电形式的第一杂质渗杂之第一多晶矽层;一形成于该第一多晶矽层上与其有直接接触,并有均匀分布且低于该第一杂质密度的密度之杂质渗杂的第二多晶矽层;和一形成于该第二多晶矽层上与其有直接接触,且不含一导电形式杂质的矽化钨层。14.一种多层结构,包含:一具有一均匀密度之一导电形式的第一杂质渗杂之第一多晶矽层;一形成于该第一多晶矽层上与其有直接接触,并有均匀分布且高于该第一杂质密度的密度之杂质渗杂的第二多晶矽层;和一形成于该第二多晶矽层上与其有直接接触,且不含一导电形式杂质的矽化钨层。图式简单说明:第一图是表示根据本发明第一实施例而被运用于MOSFET之一多层结构型态的示意图;第二图A是显示相对于每一晶圆有如第一图所示结构之25个晶圆的闸电极之电阻和均匀性的图式;第二图B是表示如第一图所示结构之闸电极的矽化钨层之电阻与渗杂在上层内之杂质的流量间关系之图式;第二图C是表示第一图中所示之上层的结晶性与渗杂在上层内之杂质的流量间关系之图式;第三图是表示根据本发明第二实施例之一多层结构的示意图;第四图是表示第三图所示多层结构之闸电极的电阻均匀性与第二多晶矽层的薄膜厚度之间关系的图式;第五图是根据本发明第三实施例之一多层结构的示意图;第六图是根据本发明第四实施例之一多层结构的示意图;第七图A和第七图B是用以解释传统的闸电极的视图,其中第七图A是概要地表示闸电极的结构,且第七图B表示在多晶矽层没有氧化物薄膜形成的图式;第八图是表示传统闸电极的电阻及其变化相对于多晶矽层之磷渗杂量之关系图式;及第九图A和第九图B是表示当下层有杂质渗杂时(第九图A),与当下层没有杂质渗杂时(第九图B),一闸电极的矽化钨层之电阻和它的均匀性之图式。 |
