| 主权项 |
1.一种形成薄膜电晶体之方法,该方法至少包含:形成第一掺杂矽层之图案于一基板之上;形成第一介电层在该第一掺杂矽层图案与该基板之上;形成第一通孔于该第一介电层之中;形成第二掺杂矽层于该第一介电层之上以及该第一通孔之中;蚀刻该第二掺杂矽层,使其残留于该第一通孔之底部;形成一非掺杂之矽层沿着该第一通孔之至少一表面以及部份延伸至第一介电层之表面,作为通道区域;形成一绝缘材质回填于该第一通孔;形成闸极介电层于该非掺杂矽层、该第一介电层之上;形成一闸极图案于该闸极介电层之上;及执行一离子植入制程以形成第二掺杂区域于该非掺杂矽层之中。2.如申请专利范围第1项之方法,其中在形成上述之闸极介电层之后更包含形成一第二通孔于上述之第一介电层之中以曝露上述之第一掺杂矽层。3.如申请专利范围第1项之方法,其中在形成上述之闸极图案之时更包含形成第一导电结构于该第二通孔之中。4.如申请专利范围第1项之方法,其中在形成上述之第一掺杂区域之后,更包含形成执行一离子掺杂制程。5.如申请专利范围第1项之方法,其中在形成上述之闸极图案之后,更包含:形成第二介电层于该闸极图案、该闸极氧化层之上;形成第三通孔于该第二介电层之中;及形成第二导电结构于该第三通孔之中。6.如申请专利范围第1项之方法,其中上述之第一介电层包含氧化物。7.如申请专利范围第1项之方法,其中上述之第二介电层包含氧化物。8.如申请专利范围第1项之方法,其中上述之第一掺杂矽层包含复晶矽。9.如申请专利范围第1项之方法,其中上述之第二掺杂矽层包含复晶矽。10.如申请专利范围第1项之方法,其中上述之绝缘材质包含氧化物。11.一种形成薄膜电晶体之方法,该方法至少包含:形成第一掺杂矽层之图案于一基板之上;形成第一介电层在该第一掺杂矽层图案与该基板之上;形成闸极结构于该第一介电层之上,该闸极结构包含闸极与间极介电层;形成间隙壁于该闸极结构之侧壁之上;形成第一通孔于该第一介电层之中,该闸极结构之侧;形成第二掺杂矽层于该第一介电层之上以及该第一通孔之中;蚀刻该第二掺杂矽层,使其残留于该第一通孔之底部;形成一非掺杂之矽层沿着该第一通孔之至少一表面以及延伸至闸极结构之表面,作为通道区域;及执行一离子植入制程以形成第二掺杂区域于该非掺杂矽层之部份。12.如申请专利范围第11项之方法,其中在形成上述之第二掺杂区域之后更包含形成第二介电层于上述之第一介电层及通道区域之上;形成第二通孔于第二介电层之中;及形成导电结构于该第二通孔之中。13.如申请专利范围第11项之方法,其中上述之闸极介电层包含HTO氧化层以及氮化矽层。14.如申请专利范围第11项之方法,其中上述之第一介电层包含氧化物。15.如申请专利范围第11项之方法,其中上述之第二介电层包含氧化物。16.如申请专利范围第11项之方法,其中上述之第一掺杂矽层包含复晶矽。17.如申请专利范围第11项之方法,其中上述之第二掺杂矽层包含复晶矽。18.一种薄膜电晶体,该薄膜电晶体至少包含:第一绝缘层,形成于基板之上,上述之第一绝缘层包含一第一通孔形成于其中;第一掺杂区域,位于该第一通孔之下部份;通道区域,位于该第一通孔之至少一表面以及部份延伸于该第一绝缘层之上表面;绝缘结构,回填于该第一通孔之中;闸极氧化层,位于该第一绝缘层上之通道区域上;闸极,位于该闸极氧化层之上;及第二掺杂区域,连接于该通道区域之一端。19.如申请专利范围第18项之薄膜电晶体,其中更包含一第一导电结构位于该第一绝缘层之下。20.如申请专利范围第18项之薄膜电晶体,其中上述之第一绝缘层更包含第二通孔位于其中,一第二导电结构位于该第二通孔之中。21.如申请专利范围第18项之薄膜电晶体,其中更包含:具有第三通孔之第二绝缘层形成于上述之闸极之上;及第三导电结构位于上述之第二绝缘层以及该第三通孔之中。22.如申请专利范围第18项之薄膜电晶体,其中上述之第一绝缘层包含氧化物。23.如申请专利范围第21项之薄膜电晶体,其中上述之第二绝缘层包含氧化物。24.如申请专利范围第18项之薄膜电晶体,其中上述之第一掺区域层包含复晶矽。25.如申请专利范围第18项之薄膜电晶体,其中上述之第二掺杂区域包含复晶矽。26.一种薄膜电晶体,该薄膜电晶体至少包含:第一绝缘层,形成于基板之上,上述之第一绝缘层包含一第一通孔形成于其中;第一掺杂区域,位于该第一通孔之下部份;闸极,形成于该第一绝缘层之上;闸极介电层,形成于该闸极之上;间隙壁,形成于该闸极、该闸极介电层之侧壁之上;通道区域,位于该第一通孔之至少一表面以及延伸于该第一间隙壁、该闸极介电层之上表面;及第二掺杂区域,连接于该通道区域之一端。27.如申请专利范围第26项之薄膜电晶体,其中更包含一第一导电结构住于该第一绝缘层之下。28.如申请专利范围第26项之薄膜电晶体,其中更包含:具有第二通孔之第二绝缘层形成于上述之通道区域之上;及第二导电结构位于上述之第二绝缘层以及该第二通孔之中。29.如申请专利范围第26项之薄膜电晶体,其中上述之第一绝缘层包含氧化物。30.如申请专利范围第26项之薄膜电晶体,其中上述之第二绝缘层包含氧化物。31.如申请专利范围第26项之薄膜电晶体,其中上述之第一掺区域层包含复晶矽。32.如申请专利范围第26项之薄膜电晶体,其中上述之第二掺杂区域包含复晶矽。图式简单说明:第一图为一半导体晶圆的截面图,用以描述本发明之形成第一复晶矽图案之步骤。第二图为一半导体晶圆的截面图,用以描述本发明之形成第一介电层之步骤。第三图为一半导体晶圆的截面图,用以描述本发明之形成第一掺杂区域、第一介层通孔之步骤。第四图为一半导体晶圆的截面图,用以描述本发明之形成通道区域之步骤。第五图为一半导体晶圆的截面图,用以描述本发明中形成绝缘结构于第一介层通孔的步骤。第六图为一半导体晶圆的截面图,用以描述本发明中形成闸极氧化层的步骤。第七图为一半导体晶圆的截面图,用以描述本发明中形成第二介层通孔的步骤。第八图为一半导体晶圆的截面图,用以描述本发明中形成闸极的步骤。第九图为一半导体晶圆的截面图,用以描述本发明中形成第二介电层的步骤。第十图为一半导体晶圆的截面图,用以描述本发明中形成复晶矽图案的步骤。第十一图为一传统之TFT截面图。第一图A至第九图A为本发明之第二实施例之截面图。 |
