| 主权项 |
1.一种具有窄抗冲穿区之电晶体元件之制造方法,适用于一半导体基板上,包括下列步骤:于该半导体基板上形成一遮蔽层;定义该遮蔽层而形成一凹槽至该半导体基板表面,以界定出上述电晶体元件之闸极范围;于该凹槽内形成一对间隙壁;以该间隙壁为罩幕,植入离子至该半导体基板之内,以形成一窄抗冲穿区;移除该间隙壁;于该凹槽中形成上述电晶体之闸极;以及于该闸极两侧下方之该半导体基板中形成该电晶体元件之源极与汲极。2.如申请专利范围第1项所述之制造方法,其中,在形成该遮蔽层以前更包括形成一衬垫层于该半导体基板之表面。3.如申请专利范围第1.2项所述之制造方法,其中,该半导体基板系为矽基板。4.如申请专利范围第1.2项所述之制造方法,其中,该遮蔽层系为氮化矽层。5.如申请专利范围第2项所述之制造方法,其中,该衬垫层系为垫氧化层。6.如申请专利范围第1项所述之制造方法,其中,形成该电晶体之闸极材料系为复晶矽。7.如申请专利范围第1项所述之制造方法,其中,该窄抗冲穿区之离子与植入该电晶体元件中以形成源/汲极之离子电性系相反。8.一种具有窄抗冲穿区之电晶体元件之制造方法,适用于一半导体基板上,包括下列步骤:依序于该半导体基板上形成一衬垫层与一遮蔽层;定义该遮蔽层与该衬垫层而形成一凹槽至该半导体基板表面,以界定出上述电晶体元件之闸极范围;于该凹槽内形成一对具有一既定缝隙之间隙壁;以该间隙壁为罩幕,植入离子至该半导体基板之内,以形成一细长条状之窄抗冲穿区;移除该间隙壁;于该凹槽中形成上述电晶体之闸极;以及于该闸极两侧下方之该半导体基板中形成该电晶体元件之源极与汲极。9.如申请专利范围第8项所述之制造方法,其中,该半导体基板系为矽基板。10.如申请专利范围第8项所述之制造方法,其中,该遮蔽层系为氮化矽层。11.如申请专利范围第8项所述之制造方法,其中,该衬垫层系为垫氧化层。12.如申请专利范围第8项所述之制造方法,其中,形成该电晶体之闸极材料系为复晶矽。13.如申请专利范围第8项所述之制造方法,其中,位于该细长条状之窄抗冲穿区之离子与植入该电晶体元件中以形成源/汲极之离子电性系相反。 |
