发明名称 在单元区域的两对边布置有读放大器的集成存储器
摘要 集成存储器,它带有第一(A)和第二开关元件(B),各位线(BLi,bBLi)通过A与相关的读放大器(SA)相接,且各位线通过B在A的背向SA的一侧与备用电位(VSTB)相连。列选线(LCSLk)均与第一(BL0,bBL0,BL2,bBL2)及第二位线(BL1,bBL1,BL3,bBL3)的至少一个第一及第二开关元件控制端相连。各位线通过第三开关元件(C)与备用电位相接。第一(STBb)及第二控制线(STBt)分别和第一位线及第二位线的所有第三开关元件相连。
申请公布号 CN1271944A 申请公布日期 2000.11.01
申请号 CN00107085.1 申请日期 2000.04.28
申请人 因芬尼昂技术股份公司 发明人 Z·曼约基;T·勒尔;T·贝姆
分类号 G11C7/06;G11C7/18 主分类号 G11C7/06
代理机构 中国专利代理(香港)有限公司 代理人 程天正;张志醒
主权项 1.集成存储器-带有存储单元(MC),该存储单元(MC)布置在单元区(AR)内,且位于第一位线(BL0,bBL0,BL2,bBL2)及第二位线(BL1,bBL1,BL3,bBL3)与字线(WLi)的交叉点上,-在该存储器中,在对一存储单元(MC)进行寻址时,只要相关的位线为备用电位(VSTB),则其存储内容不会受到影响,-带有读放大器(SA),它用来放大从存储单元(MC)读到位线(BLi,bBLi)上的数据,其中,给第一或第二位线分配的读放大器总是布置在单元区(AR)的相对侧,-带有第一开关元件(A),每个位线(BLi,bBLi)通过该第一开关元件(A)与相关的读放大器(SA)相连接,并且,当其控制端出现第一逻辑状态(1)时,该开关元件导通,-带有第二开关元件(B),每个位线(BLi,bBLi)在其第一开关元件(A)的背向相关读放大器(SA)的一侧与备用电位(VSTB)相连接,并且,当其控制端出现第二逻辑状态(0)时,该开关元件导通,-带有列选线(LCSLk),它们总是与至少一个第一位线(BL0,bBL0,BL2,bBL2)及至少一个第二位线(BL1,bBL1,BL3,bBL3)的第一(A)和第二(B)开关元件的控制端连接,-带有第三开关元件(C),每个位线(BLi,bBLi)通过该开关元件与备用电位(VSTB)相连,-带有一第一控制线(STBb),它与第一位线(BL0,bBL0,BL2,bBL2)的所有第三开关元件(C)的各个控制输入端相连接,-以及带有一第二控制线(STBt),它与第二位线(BL1,bBL1,BL3,bBL3)的所有第三开关元件(C)的各个控制输入端连接。
地址 联邦德国慕尼黑