| 摘要 |
<p>Die Erfindung betrifft einen Halbleiterspeicher vom wahlfreien Zugriffstyp mit Datenleitungen (MDQii), die mit den im Speicherzellenfeld befindlichen lokalen Datenleitungen verbindbar sind, wobei die Datenleitungen (MDQii) in Gruppen (U1 bis U8) zusammengefasst sind und mindestens eine Gruppe oder einzelne Datenleitungen der Gruppen durch Redundanzdatenleitungen (MDQiR) ausgebildet sind, sowie mit aus dem Speicher in Gruppen (IO1 bis IO4) heraus führenden Ein/Ausgabeleitungen (<IMAGE>IO = Input/Output"), wobei ein in zwei Ebenen organisiertes Bussystem vorgesehen ist, wobei die erste Ebene über Busleitungen (Ai) verfügt, die zum einen mit allen Ein/Ausgabeleitungen (RWDii) und zum anderen mit allen Datenleitungen (MDQii) verbindbar sind, und die zweite Ebene mehrere einzelne Teil-Busse (B1 bis B4) aufweist, deren Busleitungen (Bii) zum einen mit jeweils allen Datenleitungen (MDQii) mindestens zweier Gruppen von Datenleitungen und zum anderen mit allen Ein/Ausgabeleitungen (RWDii) jeweils einer Gruppe (IOi) verbindbar sind. <IMAGE></p> |
