| 主权项 |
1.一种静电放电保护电路结构,架构于一基底上,该结构包括:一闸极,以一闸极氧化层与该基底相隔;一汲极与一源极,于该基底中且分别位于该闸极之两侧;一绝缘层,覆盖于该闸极、汲极与源极上;一汲极接触窗,于该绝缘层中且于该汲极上,并与该汲极相接;一源极接触窗,于该绝缘层中且于该源极上,并与该源极相接;以及复数个浮置多晶矽,位于该绝缘层中,以该闸极氧化层与该基底相隔,且位于该汲极接触窗与该闸极之间。2.如申请专利范围第1项所述之静电放电保护电路结构,其中该些浮置多晶矽系为格子状交错相隔排列。3.如申请专利范围第1项所述之静电放电保护电路结构,其中该些浮置多晶矽的形状包括长条型。4.如申请专利范围第1项所述之静电放电保护电路结构,其中该些浮置多晶矽系与该闸极同时形成。5.一种静电放电保护电路结构,架构于一基底上,耦接于一输入埠与一内部电路之间,该静电放电保护电路结构包括:一闸极,以一闸极氧化层与该基底相隔;一汲极与一源极,于该基底中且分别位于该闸极之两侧;一绝缘层,覆盖于该闸极、该汲极与该源极上方;一汲极接触窗,于该绝缘层中且于该汲极上方,并将该汲极耦接至该输入埠与该内部电路;一源极接触窗,于该绝缘层中且于该源极上方,并与该源极耦接,且耦接至一电位线;以及复数个浮置多晶矽,位于该绝缘层中,以该闸极氧化层与该基底相隔,且位于该汲极接触窗与该闸极之间。6.如申请专利范围第5项所述之静电放电保护电路结构,其中该些浮置多晶矽系为格子状交错相隔排列。7.如申请专利范围第5项所述之静电放电保护电路结构,其中该些浮置多晶矽的形状包括长条型。8.如申请专利范围第5项所述之静电放电保护电路结构,其中该些浮置多晶矽系与该闸极同时形成。图式简单说明:第一图A是绘示习知一静电放电保护电路结构图;第一图B是绘示习知另一静电放电保护电路结构图;第二图是绘示第一图A中之静电放电保护电路的结构剖面示意图;第三图是绘示第二图中之静电放电保护电路结构上视图,图中之I-I'剖面即如第二图所示;第四图是绘示依照本发明一较佳实施例之静电放电保护电路结构剖面示意图;以及第五图是绘示第四图中之静电放电保护电路结构上视图,图中之II-II'剖面即如第四图所示。 |
