发明名称 制作浅沟渠隔离的方法
摘要 本发明提供一种制作浅沟渠的方法,先在一半导体基底上定义出浅沟渠后,以高离子密度化学气相沈积法(HDP-CVD)沈积一介电层,使得介电层于宽主动区上的部份突出于表面的其他部份。然后以一罩幕层覆盖在此介电层上,再以化学机械研磨法稍微地加以研磨,即可形成一自动对准的罩幕层,藉此可将宽主动区上的介电层蚀刻去除。之后,去除残余之罩幕层及浅沟渠之外的介电层,以完成该浅沟渠隔离制程。
申请公布号 TW409350 申请公布日期 2000.10.21
申请号 TW087100886 申请日期 1998.01.22
申请人 台湾积体电路制造股份有限公司 发明人 林仲德;贺庆雄
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种制作浅沟渠隔离的方法,适用于一半导体基底,包括:(a)定义该基底形成至少一浅沟渠,藉此隔离出复数个主动区,其中至少包括一低纵横比(aspect ratio)之宽主动区;(b)沈积一介电层,覆盖在基底既有之结构上,并使该介电层于宽主动区上的厚度高于基底的其他部份;(c)以一罩幕层覆盖在该介电层上;(d)以化学机械研磨法,去除宽主动区上之部份罩幕层;(e)以残余之罩幕层为蚀刻罩幕,去除宽主动区上之介电层;以及(f)去除残余之罩幕层及浅沟渠之外的介电层。2.如申请专利范围第1项所述之方法,其中步骤(a)在形成该浅沟渠之前,更包括:在该基底上依序形成一垫氧化层与一氮化矽层。3.如申请专利范围第2项所述之方法,其中步骤(f)更包括:去除该垫氧化层与该氮化矽层。4.如申请专利范围第1项所述之方法,其中步骤(a)该宽主动区为纵横比小于0.5者。5.如申请专利范围第1项所述之方法,其中步骤(b)该介电层为高离子密度沈积氧化层(HDPoxide)。6.如申请专利范围第1项所述之方法,其中步骤(b)系以化学气相沈积与溅击蚀刻(sputtering)同时进行的方式,形成该介电层。7.如申请专利范围第1项所述之方法,其中步骤(c)该罩幕层的材质为氮化矽。8.如申请专利范围第1项所述之方法,其中步骤(e)系以乾蚀刻法所达成。9.如申请专利范围第1项所述之方法,其中步骤(e)系以湿蚀刻法所达成。10.如申请专利范围第1项所述之方法,其中步骤(f)系以化学机械研磨法达成。11.一种制作浅沟渠隔离的方法,适用于一半导体基底,包括:(a)在该基底上依序形成一垫氧化层及一氮化矽层;(b)定义该氮化矽层与该垫氧化层,形成至少一开口,并沿该开口蚀刻至该基底中,形成至少一浅沟渠,藉此隔离出复数个主动区,其中至少包括一低纵横比(aspect ratio)之宽主动区;(c)以高离子密度化学气相沈积法(HDP -CVD)沈积一氧化层,藉以使得该氧化层于宽主动区上的厚度高于基底的其他部份;(d)以一罩幕层覆盖在该氧化层上;(e)以化学机械研磨法,去除宽主动区上之部份罩幕层;(f)以残余之罩幕层为蚀刻罩幕,去除宽主动区上之氧化层;(g)利用化学机械研磨法,去除残余之罩幕层及浅沟渠之外的介电层;以及(h)去除该氮化矽层与该垫氧化层。12.如申请专利范围第11项所述之方法,其中步骤(b)该宽主动区为纵横比小于0.5者。13.如申请专利范围第11项所述之方法,其中步骤(d)该罩幕层的材质为氮化矽。14.如申请专利范围第11项所述之方法,其中步骤(f)系以乾蚀刻法所达成。15.如申请专利范围第11项所述之方法,其中步骤(f)系以湿蚀刻法所达成。图式简单说明:第一图A显示以一传统制程形成沟渠隔离之剖面示意图。第一图B显示以一reverse tone改良制程形成沟渠隔离之剖面示意图。第二图A-第二图G显示以本发明之一较佳实施例形成沟渠隔离之制程剖面示意图。第三图显示以HDP-CVD法沈积氧化层,在不同厚度下所形成的不同剖面。
地址 新竹巿科学工业园区研新一路九号