发明名称 应用电浆处理以防止回蚀损失的插塞制程方法
摘要 本发明中应用于插塞制程中防止回蚀损失的制程方法,可包含以下步骤:首先提供一半导体基材,基材上具有已定义连结洞的介电层,连结洞系定义至介电层下方之第一导体层处;并形成第二导体层于连结洞内及基材上方;当制程产生异常情况时,即中止第二导体层形成之制程;接着于第二导体层形成之制程中止后,对基材进行一电浆处理制程;之后并重新进行形成第二导体层之制程;再回蚀第二导体层、以形成插塞于连结洞内。
申请公布号 TW409384 申请公布日期 2000.10.21
申请号 TW088100427 申请日期 1999.01.12
申请人 台湾积体电路制造股份有限公司 发明人 施博仁;陈柏仁
分类号 H01L23/522 主分类号 H01L23/522
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种插塞制程中防止回蚀损失的制程方法,至少包含以下步骤:提供一半导体基材,该基材上具有已定义连结洞的介电层,该连结洞系定义至该介电层下方之一第一导体层处;形成第二导体层于该连结洞内及该基材上方;当制程产生异常情况时,中止该第二导体层形成之制程;于该第二导体层形成之制程中止后,对该基材进行一电浆处理制程;重新进行该形成第二导体层之制程;以及回蚀该第二导体层以形成插塞于该连结洞内。2.如申请专利范围第1项之方法,更包含于该插塞形成后,形成一第三导体层于该插基及该介电层上以制作导体连线。3.如申请专利范围第1项之方法,更包含于该第二导体层形成之制程中止后、以及进行该电浆处理制程前,进行以下步骤:将该基材自反应室中取出;以及重新置入该基材至反应室中。4.如申请专利范围第1项之方法,更包含于形成该第二导体层之步骤前,形成一黏着层于该连结洞内及该介电层上。5.如申请专利范围第4项之方法,其中上述之黏着层至少包含氮化钛层及钨化钛层其中之一。6.如申请专利范围第4项之方法,更包含于形成该黏着层后进行一黏着层后电浆处理及一基材清洗过程。7.如申请专利范围第1项之方法,其中上述之连结洞至少包含接触洞及介层洞其中之一。8.如申请专利范围第1项之方法,其中上述之第一导体层至少包含一金属层及一矽层其中之一。9.如申请专利范围第1项之方法,其中上述之第二导体层至少包含一钨层。10.如申请专利范围第1项之方法,其中上述之制程异常情况系为基材背面气体压力异常之状况。11.如申请专利范围第1项之方法,其中上述之电浆处理制程系使用含氮气体、含氢气体、及两者之组合其中之一。12.如申请专利范围第1项之方法,其中上述之电浆处理制程之操作压力0.6托至3托之间。13.如申请专利范围第1项之方法,其中上述之电浆处理制程之处理时间约为15秒以上。14.如申请专利范围第1项之方法,其中上述之第三导体层至少包含一金属层。15.如申请专利范围第1项之方法,更包含于电浆处理制程之后及重新形成该第二导体层之前,进行一热处理制程。16.如申请专利范围第15项之方法,其中上述之热处理制程至少包含一快速热处理制程。17.如申请专利范围第15项之方法,其中上述之热处理制程之温度约为500℃至800℃之间。图式简单说明:第一图显示一半导体基材,其上方具有已定义连结洞之介电层的截面示意图。第二图显示传统制程中形成导体层于连结洞内介电层上之截面示意图。第三图显示传统插塞制程,于回蚀制程后产生材质损失的截面示意图。第四图显示本发明中所使用之半导体基材,其上方具有已定义连结洞之介电层的截面示意图。第五图显示本发明中形成黏着层及第二导体层于连结洞内及基材上方之截面示意图。第六图显示本发明中回蚀第二导体层、以形成插塞于连结洞内,并形成第三导体层于插塞及介电层上之截面示意图。
地址 新竹科学工业园区新竹县园区三路一二一号