| 摘要 |
본 고안은 반도체장치의 클럭 노이즈 필터에 관한 것으로, 이는 소스 클럭신호를 입력받아 이를 저장하는 래치와, 래치의 출력을 입력받아 이를 소정 시간만큼 지연시키는 지연기와, 래치에 저장된 신호와 지연기를 통해 소정시간 지연된 신호를 논리조합하여 상기 신호들의 지연 차이에 대해 래치의 인에이블 신호를 발생하는 논리 게이트와, 래치의 신호를 입력받아서 소스 클럭신호와 동일한 주기 및 위상을 갖는 내부 클럭신호를 발생하는 쉬미트 트리거를 구비한다. 따라서, 본 고안은 많은 프로세서가 장착된 시스템에서 각 프로세스마다 소스 클럭신호에 대해 동기화된 내부 클럭신호를 발생하기 때문에 상호 데이터 통신이 요구되는 프로세서간의 클럭 동기화를 위한 추가 시스템 설계 문제점을 해결하면서 동시에 시스템 내부의 모든 프로세스가 동기화되어 동작하므로 시스템 동작의 안정화를 달성한다. |
