| 主权项 |
1.一种在半导体元件的导体间形成接触的方法,该方法包括下列步骤:在具有一第一导电区域之一半导体基底上形成一内绝缘层;蚀刻该内绝缘层直到该第一导电区域,以形成一开口;形成一接触窗插塞,以在该开口中,从该绝缘层之一上表面计起,凹陷一预定深度;在该开口余留部分之侧壁上形成一侧壁间隙壁;在该开口余留部份中及该内绝缘层上形成一导电层;以及图案化该导电层,以形成一第二导电区域,经由该接触窗插塞,电性连接至该第一导电区域。2.如申请专利范围第1项所述之方法,其中形成该接触窗插塞之该步骤包括在该开口中及在该内绝缘层上沉积一导电材料,且蚀刻该导电材料。3.如申请专利范围第1项所述之方法,其中该接触窗插塞系选自于由矽、钨、铝、钛、氮化钛、氮化钨、铜、铂、金与银所组成之族群中的材料所构成。4.如申请专利范围第1项所述之方法,其中该侧壁间隙壁系由对该导电层具有蚀刻选择性之材料所构成。5.如申请专利范围第1项所述之方法,其中该侧壁间隙壁系至少选自于由钨、钛、矽以及化合物如氧化矽、氮氧化矽、氮化矽、氧化铝、氮化铝、氮化硼、氮化钛、矽化钨与氮化钨所组成之族群中的材料之一所构成。6.如申请专利范围第1项所述之方法,更进一步包括平坦化该内绝缘层及该侧壁间隙壁,藉以获得均匀厚度之该侧壁间隙壁。7.如申请专利范围第1项所述之方法,其中实行形成该导电层之步骤系藉由使用一导电材料完全填满该开口余留部分,以及平坦化该导电材料及该内绝缘层之部分厚度,藉以获得均匀厚度之该侧壁间隙壁。8.一种制造任导体元件的方法,该方法包括下列步骤:在一半导体基底上之一绝缘层中形成一接触窗开口;形成一接触窗插塞,以在该开口中,从该绝缘层之一上表面计起,凹陷一预定深度;在该接触窗开口余留部分之侧壁上形成一侧壁间隙壁;以及平坦化蚀刻该绝缘层及该间隙壁之部分厚度,藉以获得均匀厚度之该侧壁间隙壁。9.如申请专利范围第8项所述之方法,其中形成该接触窗插塞之该步骤包括在该开口中及在该内绝缘层上沉积一导电材料,且蚀刻该导电材料。10.如申请专利范围第8项所述之方法,其中该侧壁间隙壁系至少选自于由钨、钛、矽以及化合物如氧化矽、氮氧化矽、氮化矽、氧化铝、氮化铝、氮化硼、氮化钛、矽化钨与氮化钨所组成之族群中的材料之一所构成。11.如申请专利范围第8项所述之方法,其中更进一步包括使用一导电材料完全填满该开口余留部分,其中藉由蚀刻该导电材料、该绝缘层及该间隙壁之部分厚度,以执行平坦化蚀刻之该步骤。12.如申请专利范围第8项所述之方法,其中更进一步包括在该绝缘层上形成一导电图案,以电性连接至该陷入接触窗插塞。13.一种在半导体元件中于二个导体之间的接触窗结构,该结构至少包括:一下导体,形成于一半导体基底之上;一绝缘层,形成于该下导体及该半导体基底之上,该绝缘层具有一接触窗开口;一接触窗插塞,在该接触窗开口中,从该绝缘层之一上表面计起凹陷一预定深度;以及一侧壁间隙壁,形成于该接触窗开口余留部分之侧壁上。14.如申请专利范围第13项所述之接触窗结构,其中更进一步包括一上导体,系形成于该接触窗开口中及该绝缘层上。15.如申请专利范围第13项所述之接触窗结构,其中该侧壁间隙壁系选自于由钨、钛、矽以及化合物如氧化矽、氮氧化矽、氮化矽、氧化铝、氮化铝、氮化硼、氮化钛、矽化钨与氮化钨所组成之族群中的材料之一所构成。16.如申请专利范围第13项所述之接触窗结构,其中该侧壁间隙壁系由绝缘体或导体所构成。图式简单说明:第一图A与第一图B是绘示习知一种储存节点之制造方法的剖面图;第二图是绘示储存节点发生对不准情形之剖面图;第三图是绘示习知位元线图案的顶视平面图;第四图是绘示第三图中沿着线A-A'的剖面图;第五图A至第五图D是绘示依照本发明第一较佳实施例之储存节点的形成方法,其在选定制程步骤之剖面图;第六图是绘示依照本发明第一较佳实施例,储存节点发生对不准情形之剖面图;第七图是绘示依照本发明第一较佳实施例之位元线的顶视平面图;第八图是绘示第七图中沿着线B-B'的剖面图;第九图A与第九图B是绘示依照本发明第二较佳实施例之接触窗的形成方法,其在选定制程步骤的剖面图;以及第十图A与第十图B是绘示依照本发明第三较佳实施利之接触窗的形成方法,其在选定制程步骤的剖面图。 |
