| 主权项 |
1.一种执行穿过设置于基板上之一层状叠积其具有自行对齐之通路内连的双重镶嵌蚀刻的方法,该层状叠积包括有一下面装置,一设置于该下面装置层之上的绝缘层,该方法包括:沈积一硬式光阻层于该绝缘层之顶表面,该硬式光阻层被刻划,而使得在该硬式光阻层中之第一窗口系被置于该下面装置层之上,该第一窗口系被适当地配置以界定上面之金属化层;沈积一软式光阻层于该硬式光阻之顶表面上,该软式光阻系被刻划,以形成小于并对齐于该硬式光阻中之该第一窗口的第二窗口,该第二窗口系被适当地设置以形成一通路内连连接该上面金属化层与该下面金属化层;使用该第二窗口作为第一罩幕窗口以形成该绝缘层之上表面中之沟渠,该沟渠系被置于该下面装置层之上,并以该沟渠底部之绝缘材料隔离之;移除该软式光阻使得该硬式光阻实质上未受影响;以及藉蚀刻形成通路,使用第一窗口当作第二罩幕窗口,穿过在该沟渠底部之该绝缘材料到达该下面的装置层。2.如申请专利范围第1项之方法,其中该硬式光阻层系为氯化矽(SiN)。3.如申请专利范围第1项之方法,更包括:沈积一抗反射属于该硬式光阻之该上表面,以方便该蚀刻穿过该软式光阻以及该绝缘材料。4.如申请专利范围第3项之方法,更包括:在穿过该硬式光阻的该蚀刻前,执行该抗反射层之穿透性蚀刻。5.如申请专利范围第4项之方法,其中该穿透性蚀刻系使用包含氮气的蚀刻源气体。6.如申请专利范围第3项之方法,其中该沟渠具有由绝缘体层之上表面的顶端延伸至一预定距离的底部。7.如申请专利范围第6项之方法,其中更包括有根据所选择的蚀刻参数穿过在该沟渠之该底部的该绝缘材料的蚀刻。8.如申请专利范围第7项之方法,其中该所选择的参数中至少有一个包含使用由C4F8所组成的蚀刻源气体。9.如申请专利范围第7项之方法,其中该所选择的参数包含某种数量之O2蚀刻源气体。10.如申请专利范围第1项之方法,其中该基板代表一矽晶圆。11.如申请专利范围第1项之方法,其中该第一窗口系以活性离子蚀刻而得到。12.如申请专利范围第1项之方法,其中该基板系被使用于积体电路之制造。13.如申请专利范围第1项之方法,其中该基板系被使用于动态随机存取记忆体的制造。14.一种形成用以连接层状叠积之下面装置层与上面导体之通路的方法,该上面的导体系构形设置在形成于绝缘层中的沟渠内,并以该沟渠底部的绝缘材料与该下面的装置层隔离,该方法包括:沈积一由具有第一窗口由氮氧化矽所构成的硬式罩幕层,其中该窗口系对应于位于该绝缘层之顶端表面的沟渠,沈积一软式罩幕层于该硬式罩幕层的顶端,该软式罩幕层具有对应于该通路位置之第二窗口;以及以蚀刻穿过在该沟渠之该底部的该绝缘材料到达至少该下装置层的方式来形成通路。15.如申请专利范围第14项之方法,其中,穿过该绝缘材料之该蚀刻包括有根据所选择之蚀刻参数而穿过在该沟渠之该底部之该绝缘材料的蚀刻。16.如申请专利范围第15项之方法,其中至少该所选择的参数之一包括有使用由C4 H8所组成的蚀刻源气体。17.如申请专利范围第15项之方法,其中至少该所选择的参数之一包括有使用由氧气所组成的蚀刻源气体。18.如申请专利范围第15项之方法,其中至少该所选择的参数之一包括有使用由氢气与一氧化碳所组成的蚀刻源气体。19.如申请专利范围第14项之方法,其中更包括有将导电材料沈积至该通路与该沟渠,以形成该上面的导体并将该上面导体与下面装置层电连接。20.如申请专利范围第14项之方法,其中该基板系使用于积体电路的制造中。21.一种产生用以连接层状叠积之下面装置层与上面导体之自行对齐通路的方法,该上面的导体系设置在形成于绝缘层中的沟渠内,并以该沟渠底部的绝缘材料与该下面的装置隔离,该方法包括:沈积一由具有第一窗口之硬式光阻,其中该窗口系对应于位于该绝缘层之该顶端表面的该沟渠,沈积一由具有第二窗口之软式光阻,其中该窗口系对应于该通路的位置并对齐于该第一窗口;以及蚀刻穿过该绝缘层以形成具有从该绝缘层的该顶端延伸到达大约绝缘体层中点距离的第一沟渠;以蚀刻穿过在该第一沟渠之该底部的该绝缘材料到达至少该下面装置层的方式来形成通路。22.如申请专利范围第21项之方法,其中该基板系使用于积体电路的制造中。23.如申请专利范围第21项之方法,其中该装置层代表一导电层。24.如申请专利范围第21项之方法,其中该装置层代表一经掺杂的矽层。图式简单说明:第一图A系图示一叠积半导体结构的横截面举例,其包括有上面有一绝缘体层的下层导电层,其中该绝缘体层具有以传统式的双重镶嵌技术所形成的通路孔。第一图B系图示第一图A所示之该叠积半导体结构的横截面说明,其图示后续形成之适用于金属或其他导电性材料之沈积的沟渠。第一图C系图示沿着如第一图B之截面b所示之该叠积半导体结构的概略上视图,其系图示以传统方式镶嵌技术所形成之被过大化的相邻通路的相对位置。第二图系举例一叠积半导体结构的横截面图,根据本发明之一实施例,该结构具有包括有一下面导电层之基板上的绝缘体层。第三图系举例根据本发明之实施例,其图示如第二图所示之该叠积半导体结构的横截面图于被刻划的硬式光组层沈积后,其包括有对齐于下面基板位置的一第一窗口。第四图系举例根据本发明之实施例,其图示如第三图所示之该叠积半导体结构的横截面图,于被刻化的软式光组层沈积后,其包括有一小于并对齐于硬式光阻层中第一窗口之第二窗口。第五图A系举例根据本发明之实施例,其图示如第四图所示之该叠积半导体结构的横截面图于第一沟渠蚀刻到至少大约下面导体层一半的深度之后。第五图B系举例根据本发明之实施例,其图示如第五图A所示之该叠积半导体结构的剖面图于通路蚀刻至下面导电层后。第六图系举例根据本发明之实施例,其图示如第五图B所示之该叠积半导体结构的横截面图于金属或其他导电材料沈积后,以电连接上面金属化部份至下面导电层。第七图系图示如第六图所示之叠积半导体结构之举例的上视图,其图示根据本发明之实施例中沿着横截面切线"C"之绝缘中间间隙区域有关之通路的相对位置。第八图系举例根据本发明之实施例中使用具有自行对齐之通路内连的双重镶嵌以形成多层共平面金属/绝缘体膜的方法之流程图。 |
