| 主权项 |
1.一种制造半导体记忆体装置之方法,该方法包步骤有:在半体基板上形成第一绝缘层;蚀刻第一绝缘层以形成热接触孔;以导电层填塞垫接触孔以形成导电垫;在包括导电垫之第一绝缘层上形成第二绝缘层,该第二绝缘层具有关于第一绝缘层的蚀刻选择率;在第二绝缘层上形成位元线;移除在位元线两测的第二绝缘层;依序形成第三和第四绝缘层覆于包括位元线之半导体基板上,该第三和第四绝缘层各具有与第一绝缘层相同的蚀刻率;以及蚀刻第三和第四绝缘层以曝露导电垫之部份,并从而形成储存节点接触孔。2.根据申请专利范围第1项之方法,其中该第一、第三和第四绝缘层各包括BPSG(硼磷矽酸玻璃)层。3.根据申请专利范围第1项之方法,其中该第二绝缘层包括HTO(高温氧化物)层。4.一种制造半导体记忆体装置之方法,该方法包步骤有:在半体基板上形成第一绝缘层;蚀刻第一绝缘层以形成接触孔垫;以导电层填塞垫接触孔以形成导电垫;在包括导电垫之第一绝缘层上形成第二绝缘层,该第二绝缘层具有关于第一绝缘层的蚀刻选择率;在第二绝缘层上形成位元线,该位元线具有由依序形成在第二绝缘层上的导电和抗反射层组成的多重层图样;藉由回蚀移除在位元线两侧的第二绝缘层;在藉由回蚀移除抗反射层之后,依序形成第三和第四绝缘层覆于包括位元线之半导体基板上,该第三和第四绝缘层各具有与第一绝缘层相同的蚀刻率;以及蚀刻第三和第四绝缘层以曝露导电垫之部份,并从而形成储存节点接触孔。5.根据申请专利范围第4项之方法,其中该第一、第三和第四绝缘层各包括BPSG(硼磷矽酸玻璃)层。6.根据申请专利范围第4项之方法,其中该第二绝缘层包括HTO(高温氧化物)层。7.根据申请专利范围第4项之方法,其中因第二绝缘层之移除而产生的位元线之步阶差异系藉由移除抗反射层而加以补偿。8.一种制造半导体记忆体装置之方法,该方法包括步骤有:在具有单元阵列区和周边电路区域之半导体基板上形成装置隔离区域以在半导体基板上界定主动和非主动区域;在单元阵列区域之主动区域上形成具有闸电极之电晶体;形成第一绝缘层覆于包括电晶体之半导体基板上;蚀刻在单元阵列区域上的第一绝缘层以形成垫接触孔;以导电层填塞垫接触孔以形成导电垫;在包括导电垫之第一绝缘层上形成第二绝缘层,该第二绝缘层具有相关于第一绝缘层之蚀刻选择率;在单元阵列区域之第二绝缘层上形成位元线,该位元线具有由依序形成在第二绝缘层上之导电和抗反射层组成的多重层图样;藉由回蚀移除位元线两侧及周边电路区域中的第二绝缘层;在藉由回蚀移除抗反射层之后,依序形成第三和第四绝缘层覆于包括位元线之半导体基板,该第三和第四绝缘层各具有与第一绝缘层相同的蚀刻率;蚀刻第四和第三绝缘层以曝露导电垫之部份,且从而成储存节点接触孔;以及蚀刻第四、第三和第一绝缘层以曝露周边电路区域之闸电极间的半导体基板部份,且从而形成金属接触孔。9.根据申请专利范围第8项之方法,其中该第一、第三和第四绝缘层具有相同的蚀刻率。10.根据申请专利范围第8项之方法,其中该第一、第三和第四绝缘层各包括BPSG(硼磷矽酸玻璃)层。11.根据申请专利范围第8项之方法,其中该第二绝缘层包括HTO(高温氧化物)层。12.根据申请专利范围第8项之方法,其中因第二绝缘层之移除而产生的位元线之多阶差异系藉由移除抗反射层而加以补偿。图式简单说明:第一图系说明根据先前技艺和本发明之制造半导体记忆体装置之方方法的布局图;第二图系沿第一图所示之线X-X'所取之根据先前技艺之半导体记忆体装置之截面图;第三图显示先前技艺半导体记忆体装置之金属接触;第四图系沿第一图所示之线X-X'所取之根据本发明之实施例的截面图;第五图A至第五图D系沿第一图中所示之线Y-Y'所取之说明根据本发明之制造半导体记忆体装置之方法的截面图;第六图A至第六图D系沿第一中所示之线Z-Z'所取之说明根据本发明之制造半导体记忆体装置之方法的截面图;第七图A至第七图D系说明根据本发明之制造半导体记忆装置之方法的周边电路区域之截面图;以及第八图系显示根据本发明之半导体记忆装置之金属接触的截面图。 |
