垂直相位解调电路

摘要

在垂直相位解调电路中用简单的电路除去DC偏差。如果时钟再生电路6被锁定,那么用相位比较器9检测来自零交叉点的与真正0电平的电平差ΔE。电平差ΔE表示偏差电平,用原来的电平输出电平差ΔE。用LPF14使电平差ΔE平坦化,然后输入至加法器14和15,从而除去DC偏差部分。

主权项

1.一种垂直相位解调电路，解调有垂直关系的两个基带，该电路包括：根据数字调制信号准同步检波基带的准同步检波器，将所述基带进行数字转换的AD转换器，将该AD转换器的输出数据与偏差检测信号相加的加法器，和生成与所述基带同步的时钟的PLL，其特征在于，所述PLL根据基带信号与同步信号的相位关系输出偏差检测信号，用所述加法器消除偏差。