发明名称 |
arquitetura de memória para um processador de sinais de vìdeo de múltiplos formatos |
摘要 |
<p>"ARQUITETURA DE MEMóRIA PARA UM PROCESSADOR DE SINAIS DE VìDEO DE MúLTIPLOS FORMATOS" Trata-se de um decodificador de vídeo (10) que transcodifica dados de vídeo de vários formatos de entrada em um formato de saída predeterminado. Os dados de entrada podem ser dados de definição padrão (NTSC ou PAL) ou dados comprimidos MPEG2. Os dados de definição padrão são reorganizados em formato de blocos para ser compatível com o processador de exibição único (40) do decodificador (10). O processador de exibição processa seletivamente e conduz tanto os dados em formato MPEG2 quanto os dados em formato que não MPEG2 para um dispositivo de exibição. Uma memória de quadros baseada em blocos (20) armazena os dados de blocos de pixels MPEG2 e que não MPEG2, bem como os dados de definição padrão em formato de quadriculação durante o processamento.</p> |
申请公布号 |
BR9714679(A) |
申请公布日期 |
2000.10.03 |
申请号 |
BR19979714679 |
申请日期 |
1997.12.15 |
申请人 |
THOMSON CONSUMER ELECTRONICS, INC |
发明人 |
TODD CHRISTOPHER;BARTH ALAN CANFIELD;STEVEN WAYNE PATTON |
分类号 |
G06F1/16;G06F12/00;G06F15/00;G06T9/00;H03M7/30;H03M7/40;H04N5/44;H04N5/46;H04N7/26;H04N7/30;H04N7/32;H04N7/34;H04N7/46;H04N7/50;H04N11/04;H04N19/895;(IPC1-7):H04N5/44 |
主分类号 |
G06F1/16 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|