| 主权项 |
1.一种高速/高性能MOS电晶体,其具特征在于包含:一含有第一导电型杂质之半导体基板;一形成于该半导体基板上之闸极绝缘膜;一形成于该闸极绝缘膜上之闸极电极;一藉由该闸极电极之表面氧化而形成之氧化膜;一形成于该闸极电极之侧壁上的第一间隔物;一形成于该第一间隔物之倾斜侧壁的第二间隔物;一由第二导电型杂质被倾斜植入该半导体基板之表面周围,俾自己整合于该闸极电极之边缘,而形成第一深度的低浓度第一离质层;一由第二导电型杂质倾斜植入该半导体基板之表面周围,俾自行整合于该第一间隔物边缘,而形成一比该第一深度还深之第二深度的中浓度第二离质层;一由第一导电型杂质倾斜植入该半导体基板之表面周围,俾自行整合于该第一间隔物边缘,而形成一围住该中浓度第二杂质层之第三深度,且具有一比该半导体基板之杂质浓度还高之杂质浓度的第三杂质层;以及一由第二导电型杂质植入该半导体基板之表面周围,俾被自行整合于该第二间隔物之边缘,而形成一比该第三深度还深之第四深度的高浓度第四杂质层。2.如申请专利范围第1项之高速/高性能MOS电晶体,其中该闸极电极之表面氧化膜厚度为3-8nm。3.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第一间隔物之宽度为10-30nm。4.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第二间隔物之宽度为50-100nm。5.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第一导电型为P型,第二导电型为N型。6.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第一杂质层之杂质为砷(As)。7.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第二杂质层之杂质为碑(As)。8.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第二杂质层之杂质为磷(P)。9.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第三杂质层之杂质为硼(B)。10.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第三杂质层之杂质为BF2。11.如申请专利范围第5项之高速/高性能MOS电晶体,其中该第四杂质层之杂质为砷(As)。12.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第一导电型为N型,第二导电型为P型。13.如申请专利范围第12项之高速/高性能MOS电晶体,其中该第一杂质层之杂质为BF2。14.如申请专利范围第12项之高速/高性能MOS电晶体,其中该第二杂质层之杂质为BF2。15.如申请专利范围第12项之高速/高性能MOS电晶体,其中该第三杂质层之杂质为磷(P)。16.如申请专利范围第12项之高速/高性能MOS电晶体,其中该第三杂质层之杂质为砷(As)。17.如申请专利范围第12项之高速/高性能MOS电晶体,其中该第四杂质层之杂质为BF2。18.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第一杂质层系在自闸极电极边缘开始之侧方扩散宽度不超过70nm之状态下,与闸极电极相重叠。19.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第二杂质层之侧方扩散宽度止于闸极电极边缘之周围。20.如申请专利范围第1项之高速/高性能MOS电晶体,其中该第三杂质层系在侧方扩散宽度不超过第一杂质层之状态下,围住第二杂质层,且其垂直扩散深度不超过第四杂质层,另第四杂质层之侧方扩散宽度止于间隔物宽幅内。21.一种高速/高性能MOS电晶体之制造方法,具特征在于包含:一在含有第一导电型杂质之半导体基板上形成闸极绝缘膜之步骤;一在该闸极绝缘膜上形成闸极电极之步骤;一使该闸极电极之表面氧化而形成表面氧化膜之步骤;一将第二导电型杂质倾斜植入该半导体基板之表面周围,俾自行整合于该被表面氧化之闸极电极之边缘,而形成一具有第一深度的低浓度第一离质层之步骤;一在该表面经氧化之闸极电极侧壁形成第一间隔物的步骤;一将第二导电型杂质倾斜植入该半导体基板之表面周围,俾自行整合于该第一间隔物边缘,而形成一具有比该第一深度还深之第二深度的中浓度第二杂质层之步骤;一将第一导电型杂质倾斜植入该半导体基板之表面周围,俾自行整合于该第一间隔物边缘,而形成一具有一围住该中浓度第二离质层之第三深度,且具有一比该半导体基板之杂质浓度还高之杂质浓度的第三杂质层之步骤;一在该第一间隔壁之倾斜侧壁形成第二间隔物之步骤;以及一将第二导电型杂质植入该半导体基板之表面周围,俾自行整合于该第二间隔物之边缘,而形成一具有比该第三深度还深之第四深度的高浓度第四杂质层之步骤。22.如申请专利范围第21项之高速/高性能MOS电晶体之制造方法,其中该第一杂质层系以1E13-1E14/cm2之浓度、15-30keV之能量、7-45度之倾角离子植入而成的。23.如申请专利范围第21项之高速/高性能MOS电晶体之制造方法,其中该第二离质层系以1E14-1E15/cm2之浓度、20-30keV之能量、7-45度之倾角离子植入而成的。24.如申请专利范围第21项之高速/高性能MOS电晶体之制造方法,其中该第三杂质层系以2E12-2E13/cm2之浓度、20-40keV之能量、7-45度之倾角离子植入而成的。25.如申请专利范围第21项之高速/高性能MOS电晶体之制造方法,其中该第四杂质层系以1E15-5E15/cm2之浓度、10-50keV之能量离子植入而成的。图式简单说明:第一图为一显示本发明所揭高速/高性能MOS电晶体之实施例的截面图。第二图为一显示本发明所揭高速/高性能MOS电晶体之制造方法实施例的截面图。第三图为一显示本发明所揭高速/高性能MOS电晶体之制造方法实施例的截面图。第四图为一显示本发明所揭高速/高性能MOS电晶体之制造方法实施例的截面图。第五图为一显示本发明所揭高速/高性能MOS电晶体之制造方法实施例的截面图。第六图为一显示本发明所揭高速/高性能MOS电晶体之制造方法实施例的截面图。 |
