| 主权项 |
1.一种形成分离闸半导体装置之方法,其中该分离闸半导体装置包含堆叠在一对相对浮动闸上方之一控制闸,两者被一复晶矽间介电层所隔开,该方法系包括步骤:提供一基材,于其上有一垫阶氧化层;于该基材上方形成一第一介电层,该第一介电层于其两侧壁间有一沟槽区域;移除该沟槽区域中至少一部份之该垫阶氧化层,并于该沟槽区域内形成一穿隧氧化层;形成一第一复晶矽层盖住该第一介电层及该穿隧氧化层;在该第一复晶矽层上进行一非等向性蚀刻技术,以于该第一介电层之该侧壁旁形成一对相对的复晶矽侧壁间隔物,其后会变成一对浮动闸,该对相对的复晶矽侧壁间隔物于两者之间共同定义该基材上之一通道区域,其中该通道区域之特征在于其宽度随着与该基材之距离而逐渐增加;于该复晶矽层侧壁间隔物及该穿隧氧化层上方沈积一复晶矽间介电层;于该对复晶矽侧壁间隔物间之该通道区域内填入一第二复晶矽层;移除部份之该第二复晶矽层,俾使其与该第一介电层齐平而形成一控制闸;以及移除该第一介电层,以一最终氧化层覆盖该控制闸及该浮动闸,接着使用离子植入法于该基材内形成一源极区域及一汲极区域。2.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该第一介电层系利用一微影技术配合一光阻所形成。3.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该第一介电层系为一氧化层、一复晶矽层或一氮化矽层。4.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该穿隧氧化层系为一氧化层或一氮化层。5.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该第一介电层上方之该第二复晶矽层系以一化学机械研磨技术或一非等向性乾蚀刻技术所移除。6.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该沟槽区域比该分离闸半导体装置之该控制闸的设计宽度要宽。7.如申请专利范围第1项所述形成分离闸半导体装置之方法,其中该沟槽区域之宽度系介于1奈米到5微米之间。8.一种分离闸半导体快闪记忆单元包含:一基材,其包含一源极区域及一汲极区域;一穿隧氧化层,其系形成于该源极区域及该汲极区域之间,并有一第一端及一第二端;一对浮动闸,其系沈积于该穿隧氧化层之该第一端及第二端上方;一控制闸,其系一体堆叠于该对浮动闸上方;以及一复晶矽间介电层,其系形成于该控制闸及该对浮动闸之间,其中该对浮动闸之结构为其之间的间隔随着与该基材之距离逐渐增加,该控制闸的宽度也随着与该基材的距离逐渐增加。9.如申请专利范围第8项所述之分离闸半导体快闪记忆单元,其中该分离闸半导体快闪记忆单元系由包括下列步骤之一制程所制得:提供该基材,于其上有一垫阶氧化层;于该基材上方形成一第一介电层,该第一介电层于其两侧壁间有一沟槽区域;移除该沟槽区域中至少一部份之该垫阶氧化层,并于该沟槽区域内形成该穿隧氧化层;形成一第一复晶矽层盖住该第一介电层及该穿隧氧化层;在该第一复晶矽层上进行一非等向性蚀刻技术,以于该第一介电层之该侧壁旁形成一对相对的复晶矽侧壁间隔物,其后会变成该对浮动闸,该对相对的复晶矽侧壁间隔物于两者之间共同定义该基材上之一通道区域,其中该通道区域之特征在于其宽度随着与该基材之距离而逐渐增加;于该复晶矽层侧壁间隔物及该穿隧氧化层上方沈积该复晶矽间介电层;于该对复晶矽侧壁间隔物间之该通道区域内填入一第二复晶矽层;移除部份之该第二复晶矽层,俾使其与该第一介电层齐平而形成该控制闸;以及移除该第一介电层,以一最终氧化层覆盖该控制闸及该浮动闸,并使用离子植入法形成一源极区域及一汲极区域。10.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该第一介电层系利用一微影技术配合一光阻所形成。11.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该第一介电层系为一氧化层、一复晶矽层或一氮化矽层。12.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该穿隧氧化层系为一氧化层或一氮化层。13.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该第一介电层上方之该第二复晶矽层系以一化学机械研磨技术或一非等向性乾蚀刻技术所移除。14.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该沟槽区域比该分离闸半导体快闪记忆单元之该控制闸的设计宽度要宽。15.如申请专利范围第9项所述之分离闸半导体快闪记忆单元,其中该沟槽区域之宽度系介于1奈未到5微米之间。图式简单说明:第一图系表示使用传统方法制得的分离闸快闪记忆单元之示意图;第二图A至第二图C系表示使用传统方法形成分离闸快闪记忆单元的主要步骤之示意图;第二图A显示经场氧化后,在基材上形成穿隧氧化层,接着沈积第一复晶矽层,然后在第一复晶矽层上形成一层复晶矽间介电层,接着沈积第二复晶矽层;第二图B显示定义控制闸之形状,并藉由光组层之辅助蚀刻第二复晶矽层以形成控制闸;第二图C显示形成控制闸后,进行第二次复晶矽层蚀刻,以蚀刻掉暴露在基材表面上的第一复晶矽层,形成浮动闸,这次的蚀刻会自对准于控制闸;第三图A至第三图F系表示本发明较佳实施例中形成分离闸快闪记忆单元的主要步骤之示意图;第三图A显示在第一介电层中有一沟槽区域,之后使用传统的微影技术就可在基材上定义出通道区域;第三图B显示在沟槽区域中形成穿隧氧化层,接着沈积一层第一复晶矽层,将第一介电层及穿隧氧化层盖住;第三图C显示使用非等向性蚀刻技术在第一介电层的侧壁两边形成一对相对的复晶矽侧壁间隔物;第三图D显示在复晶矽侧壁间隔物上方及复晶矽侧壁间隔物间的通道区域上方形成一层闸极氧化层,这层氧化层会变成复晶矽间介电层,接着在第一复晶矽层(即相对的复晶矽侧壁间隔物)间的通道区域中填入第二复晶矽层,第二复晶矽层最后会形成控制闸;第三图E显示利用化学机械研磨法或非等向性乾蚀刻技术进行第二复晶矽层的平坦化步骤,使其与第一介电层齐平,在一对相配的浮动闸上堆叠形成向外扩张的控制闸,两者之间被复晶矽间介电层所隔开;以及第三图F显示藉由选择性移除第一介电层并保留基材上方的通道区域,然后沈积或成长一层最外层氧化层将通道区域盖住,最后使用传统的离子植入技术,以最外层氧化层作为遮罩,分别形成源极和汲极区域,就形成本发明的分离闸快闪记忆单元。 |
