| 主权项 |
1.一种积体半导体记忆体配置之制造方法,其特征 为具有下列步骤: --制作一种由具有半导体本体(3)之选择电晶体(2) 所构成之配置,以及一配置在半导体本体 (3)上方之绝缘层(10); --在选择电晶体(2)源极区(4)上方之绝缘层(10)中产 生接触孔(12); --绝缘层(10)的表面(14)上沈积辅助层(16),然后在此 辅助层(16)中引入空位(15); --在此空位(15)之侧面(20)上制造第一电极(18); --在第一电极(18)上沈积记忆体介电质(22); --沈积第二电极(24)于记忆体介电质(22)之裸露(free) 面上; --去除辅助层(16); --在第一电极(18)之一和选择电晶体(2)之一之源极 区(4)之间产生导电性连接区(28)。2.如申请专利范 围第1项之制造方法,其中藉由沈积一种由电极材 料所构成之第一层来制造 第一电极(18),第一层随后由辅助层之平行于表面( 14)而延伸之各面去除及/或由表面(14) 之空着的区域去除。3.如申请专利范围第1或第2项 之制造方法,其中在第一主面(14)之方向中依序沈 积介电层 (22')和由电极材料所构成之第二层(24')以便沈积记 忆体介电质(22)以及制造第二电极,其 中此二层(22',24')随后在空位(15)外部由辅助层(16) 之平行于表面(14)而延伸之各面去除 。4.如申请专利范围第3项之制造方法,其中在由辅 助层(16)之平行于表面(14)而延伸之各面 去除此二层(22',24')之前,沈积一层稳定层(26')于第 二层(24')上方,在去除此二层(22' ,24')时须去除一部份稳定层(26')。5.如申请专利范 围第1或第2项之制造方法,其中以导电性材料填入 第一电极(18)内部之区域 中以产生导电性连接区(28)。6.如申请专利范围第1 或第2项之制造方法,其中记忆体介电质具有铁电 特性。7.如申请专利范围第3项之制造方法,其中记 忆体介电质具有铁电特性。8.如申请专利范围第1 或第2项之制造方法,其中记忆体介电质(22)之介电 常数大于10。9.如申请专利范围第3项之制造方法, 其中记忆体介电质(22)之介电常数大于10。10.如申 请专利范围第1或第2项之制造方法,其中记忆体介 电质(22)是一种氧化介电质,特 别是SBTN SrBi2(Ta1-xNbx )2O9,SBT SrBi2Ta2O9,PZT(Pb,Zr) TiO3, BST(Ba,Sr)TiO3 或ST SrTiO3。11.如申请专利范围第3项之制造方法, 其中记忆体介电质(22)是一种氧化介电质,特别是 SBTN SrBi2(Ta1-xNbx)2O9,SBT SrBi2Ta2O9,PZT(Pb,Zr)TiO3,BST(Ba,Sr) TiO3或ST SrTiO3。图式简单说明: 第一图a-第一图k依据本发明之制造记忆体配置之 方法。 第二图依据本发明之方法所制造之记忆体配置的 俯视图。 |
