| 发明名称 |
CIRCUIT INTEGRE POUR L'EXTRACTION ET ADDITION DE TRAFIC EN MODE DE TRANSFERT ASYNCHRONE |
| 摘要 |
LE CIRCUIT INTÉGRÉ POUR L'EXTRACTION ET L'ADDITION DE TRAFIC EN MODE DE TRANSFERT ASYNCHRONE (MTA) PERMET L'INTERCONNEXION DE SYSTèMES DE COMMUNICATION MTA DE GRANDE VITESSE DE FAIBLE VITESSE (2,5 GBIT/S). L CONFIGURATION EST EN MODE DE MULTIPLEXEUR,
|
| 申请公布号 |
MA25048(A1) |
申请公布日期 |
2000.10.01 |
| 申请号 |
MA20000025877 |
申请日期 |
2000.01.03 |
| 申请人 |
TELEFONICA S.A. |
发明人 |
MERAYO FERNANDEZ, LUIS ANTONIO;DIAZ GARCIA, JUAN CARLOS;RIESCO PRIETO, JACOBO;CONESA LAREO, JOSE LUIS |
| 分类号 |
H01L27/00;(IPC1-7):H01L27/00 |
主分类号 |
H01L27/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
