| 主权项 |
1.一种全自动对准电晶体的制造方法,该制造方法至少包括下列步骤:提供一半导体基底;在该基底上形成一第一介电层;定义该第一介电层,以在该第一介电层上同时形成复数个源/汲极接触开口及复数个字元线沟渠;在该些源/汲极接触开口及该些字元线沟渠内形成一第一掺杂导体层,以在该些源/汲极接触开口内形成复数个源/汲极接触插塞和在该些字元线沟渠内形成复数个第一闸极导体层;去除该些第一闸极导体层,以曝露出该基底;进行一热氧化步骤,以在该基底露出之部份形成一闸极氧化层,及在该些源/汲极接触插塞与该基底接触之介面上形成复数个源/汲极区;在该些字元线沟渠内形成一第二导体层覆盖该氧化层,以形成复数个第二闸极导体层,其中该些第二闸极导体层之高度小于该些字元线沟渠之深度;以及形成一绝缘层于该基底表面上,并填平该些字元线沟渠。2.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中该第一介电层之材质,包括二氧化矽。3.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中该第一掺杂导体层之材质包括掺杂多晶矽。4.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中去除该些第一闸极导体层之方法包括:形成一氮化矽层于该基底表面上;定义该氮化矽层,以在对应于该些字元线沟渠之位置形成复数个沟渠开口;以及以该氮化矽层为罩幕,透过该些沟渠开口去除该些第一闸极导体层,曝露出该基底。5.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中该第二导体层之材质包括多晶矽。6.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中形成该些源/汲极区之方式为:在该热氧化步骤,使该些源/汲极接触插塞中之杂质热扩散至该基底。7.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中更包括在去除该些第一闸极导体层后,进行该热氧化步骤前,对该基底露出之部份进行一通道掺杂步骤。8.如申请专利范围第1项所述之全自动对准电晶体的制造方法,其中该第一掺杂导体层和该第二导体层之材质为掺杂多晶矽。9.一种全自动对准记忆体之制造方法,该制造方法至少包括下列步骤:提供一半导体基底,该基底具有互相垂直之列方向与行方向;在该基底上形成一第一介电层;定义该第一介电层,以在该第一介电层上形成复数个源/汲极接触开口及复数个字元线沟渠开口,其中该些字元线沟渠平行于该基底之行方向;在该些源/汲极接触开口及该些字元线沟渠内填满一掺杂导体层,以在该些源/汲极接触开口内形成复数个源/汲极接触插塞,和在该些字元线沟渠内形成复数个第一字元线;去除该些第一字元线,以曝露出该基底;进行一热氧化步骤,以在该基底露出之部份形成一闸极氧化层,及在该些源/汲极接触插塞与该基底接触之介面上形成一源/汲极区;在该些字元线沟渠内形成一第一导体层覆盖该氧化层,以形成复数个第二字元线,其中该些第二字元线之高度小于该些字元线沟渠之深度;形成一第一绝缘层覆盖该基底上,并使该第一绝缘层平坦化;形成一第二介电层于该第一绝缘层表面;定义该第一绝缘层与该第二介电层,以形成复数个位元线沟渠和一电容接触开口,其中该些位元线沟渠平行于该基底之列方向,且该些位元线沟渠和该电容接触开口之底部,曝露出对应之该些源/汲极插塞之顶部;在该些位元线沟渠和该电容接触开口内,填满一第二导体层,以在该些位元线沟渠中形成复数个位元线和在该电容接触开口中形成一电容接触插塞;去除部份该些位元线,使该些位元线之高度小于该些位元线沟渠之深度;以及形成一第二绝缘层于基底表面上,并填平该些位元线沟渠。10.如申请专利范围第9项所述之全自动对准记忆体的制造方法,其中去除该些第一字元线之方法包括:形成一氮化矽层于该基底表面上;定义该氮化矽层,以在对应于该些字元线沟渠之位置形成复数个第一开口;以及以该氮化矽层为罩幕,透过该些第一开口去除该些第一字元线,曝露出该基底。11.如申请专利范围第9项所述之全自动对准电晶体的制造方法,其中去除部份该些位元线,使该些位元线之高度小于该些位元线沟渠之深度的方法包括:形成一氮化矽层于该基底表面上;定义该氮化矽层,以在对应于该些位元线沟渠之位置形成复数个第二开口;以该氮化矽层为罩幕,透过该些第二开口去除部份之该些位元线,使该些位元线之高度小于该些位元线沟渠之深度。12.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中该第一介电层及该第二介电层之材质,包括二氧化矽。13.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中该第一导体层、该第二导体层与该掺杂导体层之材质,包括掺杂多晶矽。14.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中形成该此源/汲极区之方式为:在该热氧化步骤中,使该些源/汲极接触插塞内之杂质扩散至该基底。15.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中在形成该些第二字元线后,形成该第一绝层前,更包括在该些第二字元线上形成一金属矽化层。16.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中更包括在去除部份该些位元线后,在形成第二绝缘层前,在该些位元线上形成一金属矽化层。17.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中更包括后续制作一电容器于该第二绝缘层上,该电容器之下电极与该电容器插塞相连。18.如申请专利范围第9项所述之全自动对准记忆体的制造方法,其中该第一绝缘层与该第二绝缘层之材质为氮化矽。19.如申请专利范围第9项所述之全自动对准记忆体之制造方法,其中更包括在去除该些第一字元线后,进行该热氧化步骤前,对该基底露出之部份进行一通道掺杂步骤。图式简单说明:第一图系显示一种动态随机存取记忆胞之结构剖面示意图;第二图A至第二图D显示习知之动态随机存取记忆胞结构之制造流程剖面图;第三图A至第三图H系显示根据本发明较佳实施例动态随机存取记忆体电容器之制造流程俯视图;第四图A至第四图D系显示第三图A至第三图D中I-I截面之剖面图;第四图E至第四图H系显示第三图E至第三图G中II-II截面之剖面图;第五图E至第五图H系显示第三图E至第三图G中III-III截面之剖面图;第六图系显示第二图D之局部放大图;以及第七图系显示习知多晶矽垫之结构剖面图。 |
