| 主权项 |
1.一种动态随机存取记忆体之柱状电容的制造方法,用以在一半导体基底上形成该柱状电容,该柱状电容的制造方法包括下列步骤:形成一第一氧化层;形成含杂质之一第一多晶矽层;定义该第一多晶矽层以形成一第一开口,暴露出该第一氧化层;形成含杂质之一第二多晶矽层;去除该第二多晶矽层以在该第一开口两侧形成一第一间隙;去除该第一氧化层以形成一接触窗开口,暴露出该半导体基底;形成含杂质之一第三多晶矽层;形成一光阻,并定义出一柱状电容区;去除部份该第三多晶矽层以形成一第二开口;去除该光阻并形成一第二氧化层;去除该第二氧化层,用以在该第二开口两侧形成一第二间隙;选择性蚀刻去除部份该第三多晶矽层至该第一多晶矽层为止,得到一电容下电极;去除该第二间隙;沉积一介电层以覆盖该电容下电极;以及沉积一第四多晶矽层,形成一电容上电极。2.如申请专利范围第1项所述之柱状电容的制造方法,其中该第一氧化层系以低压化学气相沉积法将四邻乙氧基矽酸盐沉积于该半导体基底上方形成。3.如申请专利范围第1项所述之柱状电容的制造方法,其中该第一氧化层厚度约2K。4.如申请专利范围第1项所述之柱状电容的制造方法,其中该第一多晶矽层系以沉积法形成,厚度约5K。5.如申请专利范围第1项所述之柱状电容的制造方法,其中定义该第一多晶矽层系以微影与蚀刻的方法去除部份该第一多晶矽层。6.如申请专利范围第1项所述之柱状电容的制造方法,其中该第二多晶矽层之厚度为500-1000。7.如申请专利范围第1项所述之柱状电容的制造方法,其中该第三多晶矽层之厚度约5K。8.如申请专利范围第1项所述之柱状电容的制造方法,其中该第二氧化层厚度约1K。9.如申请专利范围第1项所述之柱状电容的制造方法,其中该第二氧化层系以低压化学气相沉积法将四邻乙氧基矽酸盐沉积于该第三多晶矽层上方形成。10.如申请专利范围第1项所述之柱状电容的制造方法,其中该去除该第二氧化层的方法系蚀刻法。11.如申请专利范围第1项所述之柱状电容的制造方法,其中当选择性蚀刻去除该第三多晶矽层时,该柱状电容区以外之该第三多晶矽层较低。12.如申请专利范围第10项所述之柱状电容的制造方法,其中当该选择性蚀刻终止时,该柱状电容区仍具有部份该第三多晶矽层与第一间隙。13.如申请专利范围第1项所述之柱状电容的制造方法,其中去除该第二间隙的方法系乾蚀刻法。14.如申请专利范围第1项所述之柱状电容的制造方法,其中该介电层系一氧化物/氮化物/氧化物层。15.如申请专利范围第1项所述之柱状电容的制造方法,其中该第四多晶矽层厚度约为1K。16.一种动态随机存取记忆体之柱状电容的制造方法,包括下列步骤:形成一第一氧化层于一半导体基底上方;形成含杂质之一第一多晶矽层;定义该第一多晶矽层以形成一第一开口,暴露出该氧化层;形成一多晶矽间隙于该第一开口两侧;去除该氧化层以形成一接触窗开口,暴露出该半导体基底;形成含杂质之一第二多晶矽层;形成一光阻,并定义出一柱状电容区;去除部份该第二多晶矽层以形成一第二开口;去除该光阻;形成一氧化矽间隙于该第二开口两侧;选择性蚀刻去除部份该第二多晶矽层至该第一多晶矽层为止,得到一电容下电极;去除该氧化矽间隙;沉积一介电层以覆盖该电容下电极;以及沉积一第三多晶矽层,形成一电容上电极。图式简单说明:第一图绘示乃动态随机存取记忆体之记忆单元的电路示意图;第二图A-第二图G绘示乃传统一种动态随机存取记忆体之柱状电容的制程剖面图;以及第三图A-第三图G绘示依照本发明一较佳实施例的一种动态随机存取记忆体之柱状电容的制程剖面图。 |
