使金氧半导体之接合面变浅的方法

摘要

一种使金氧半导体之接合面变浅的方法，此方法系将图案化之光阻层形成于已形成有闸极薄介电层与闸极导电层的基底上，之后，在进行蚀刻之前，先以光阻层为罩幕，进行源极/汲极区之离子植入。由于在离子植入的制程中，闸极薄介电层与闸极导电层可以作为缓冲层，以降低其离子植入的能量，因此可以使植入的杂质形成具有较浅之接合面之源极/汲极区，以避免接合面过深所引发的击穿问题与崩溃现象，防止金氧半导体元件产生漏电流的现象。

主权项

1.一种使金氧半导体之接合面变浅的方法,至少包括下列步骤:提供一基底;于该基底上依序形成一薄介电层和一导体层;于该导体层上形成一图案化之光阻层;以该图案化之光阻层为罩幕,进行一离子植入,以将一杂质植入于该基底中,形成一源极/汲极区;以该图案化之光阻层为罩幕,蚀刻该导体层和该薄介电层,以形成一导体闸极层和一闸极介电层;以及去除该图案化之光阻层。2.如申请专利范围第1项所述之方法,其中该薄介电层之材质包括二氧化矽。3.如申请专利范围第1项所述之方法,其中该导体层之材质包括复晶矽。4.如申请专利范围第1项所述之方法,更至少包括一回火步骤。5.如申请专利范围第1项所述之方法,其中该基底为p型半导体,而该杂质为n型离子。6.如申请专利范围第1项所述之方法,其中该基底为n型半导体,而该杂质为p型离子。7.如申请专利范围第1项所述之方法,其中该离子植入之能量大于20KeV。8.一种使金氧半导体之接合面变浅的方法,至少包括下列步骤:提供一基底;于该基底上依序形成一薄介电层和一导体层;于该导体层上形成一图案化之光阻层;以及以该图案化之光阻层为罩幕,进行一离子植入,以将一杂质植入于该基底中,形成一源极/汲极区。9.如申请专利范围第8项所述之方法,其中该薄介电层之材质包括二氧化矽。10.如申请专利范围第8项所述之方法,其中该导体层之材质包括复晶矽。11.如申请专利范围第8项所述之方法,更至少包括下列步骤:以该光阻层为罩幕,蚀刻该导体层和该薄介电层,以形成一导体闸极层和一闸极介电层;以及去除该图案化之光阻层。12.如申请专利范围第11项所述之方法,更至少包括一回火等步骤。13.如申请专利范围第8项所述之方法,其中该基底为p型半导体,而该杂质为n型离子。14.如申请专利范围第8项所述之方法,其中该基底为n型半导体,而该杂质为p型离子。图式简单说明:第一图A至第一图C绘示一种MOS元件之制造方法的流程剖面图;以及第二图A至第二图D绘示本发明之较佳实施例,一种使MOS之接合面变浅的方法之流程剖面图。