| 主权项 |
1.一种可程式化频率之PLL时脉产生电路,用以根据一参考信号产生一时脉信号,该PLL时脉产生电路包括:复数个第一除法器,每一该第一除法器之输入端接受该参考信号;一第一多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第一除法器之输出,并接受一第一选择信号之控制,用以选择将该些输入端之一连接至该输出端;复数个第二除法器,每一该第二除法器之输入端接受一回授信号;一第二多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第二除法器之输出,并接受一第二选择信号之控制,用以选择将该些输入端之一连接至该输出端;一PLL核心电路,具有一参考输入端、一回授输入端、及一输出端,该PLL核心电路依据该参考输入端与该回授输入端之信号相位差由该输出端产生之一信号,该参考输入端耦接至该第一多工器之输出端,该回授输入端耦接至该第二多工器之输出端;复数个第三除法器,每一该第三除法器之输入端耦接至该PLL核心电路之输出端;一第三多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第三除法器之输出,该输出端输出该回授信号;以及一第四多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第三除法器之输出,并接受一第三选择信号之控制,用以选择将该些输入端之一连接至该输出端,该输出端输出该时脉信号。2.一种可程式化频率与偏移之PLL时脉产生电路,用以根据一参考信号产生一时脉信号,该时脉电路包括:复数个第一延迟元件,每一该第一延迟元件具有一第一端及一第二端两个端点,该些第一延迟元件以串接方式连接,即前一个第一延迟元件之第二端连接至后一个第一延迟元件之第一端,且第一个第一延迟元件之第一端耦接至该参考信号;一第一多工器,具有复数个输入端及一输出端,每一该输入端分别耦接至每一该第一延迟元件之第二端及该参考信号,并接受一第一选择信号之控制,用以选择将该些输入端之一连接至该输出端;复数个第二延迟元件,每一该第二延迟元件具有一第一端及一第二端两个端点,该些第二延迟元件以串接方式连接,即前一个第二延迟元件之第二端连接至后一个第二延迟元件之第一端,且第一个第二延迟元件之第一端耦接至一回授信号;一第二多工器,具有复数个输入端及一输出端,每一该输入端分别耦接至每一该第二延迟元件之第二端及该回授信号,并接受一第二选择信号之控制,用以选择将该些输入端之一连接至该输出端;以及一PLL信号产生电路,具有一第一输入端、一第二输入端、及一输出端,该第一输入端耦接至该第一多工器之输出端,该第二输入端耦接至该第二多工器之输出端,该输出端输出该时脉信号,该时脉信号经一导线送回该回授信号。3.如申请专利范围第2项所述之可程式化频率与偏移之PLL时脉产生电路,该时脉信号于该导线之一半耦接至一电路装置,以供该电路装置做为运作之参考时脉。4.如申请专利范围第2项所述之可程式化频率与偏移之PLL时脉产生电路,其中该PLL信号产生电路包括:复数个第一除法器,每一该第一除法器之输入端经该第一端耦接至该第一多工器之输出端;一第三多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第一除法器之输出,并接受一第三选择信号之控制,用以选择将该些输入端之一连接至该输出端;复数个第二除法器,每一该第二除法器之输入端经该第二输入端耦接至该第二多工器之输出端;一第四多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第二除法器之输出,并接受一第四选择信号之控制,用以选择将该些输入端之一连接至该输出端;一PLL核心电路,具有一参考输入端、一回授输入端、及一输出端,该PLL核心电路依据该参考输入端与该回授输入端之信号相位差由该输出端产生之一信号,该参考输入端耦接至该第三多工器之输出端,该回授输入端耦接至该第四多工器之输出端;复数个第三除法器,每一该第三除法器之输入端耦接至该PLL核心电路之输出端;以及一第五多工器,具有复数个输入端及一输出端,每一输入端分别接受每一该第三除法器之输出,该输出端输出该时脉信号。5.一种可程式化偏移之PLL时脉产生电路,用以根据一参考信号产生一时脉信号,该时脉电路包括:复数个第一延迟元件,每一该第一延迟元件具有一第一端及一第二端两个端点,该些第一延迟元件以串接方式连接,即前一个第一延迟元件之第二端连接至后一个第一延迟元件之第一端,且第一个第一延迟元件之第一端耦接至该参考信号;一第一多工器,具有复数个输入端及一输出端,每一该输入端分别耦接至每一该第一延迟元件之第二端及该参考信号,并接受一第一选择信号之控制,用以选择将该些输入端之一连接至该输出端;复数个第二延迟元件,每一该第二延迟元件具有一第一端及一第二端两个端点,该些第二延迟元件以串接方式连接,即前一个第二延迟元件之第二端连接至后一个第二延迟元件之第一端,且第一个第二延迟元件之第一端耦接至一回授信号;一第二多工器,具有复数个输入端及一输出端,每一该输入端分别耦接至每一该第二延迟元件之第二端及该回授信号,并接受一第一选择信号之控制,用以选择将该些输入端之一连接至该输出端;以及一PLL信号产生电路,具有一第一输入端、一第二输入端、及一输出端,该第一输入端耦接至该第一多工器之输出端,该第二输入端耦接至该第二多工器之输出端,该PLL信号产生电路根据该第一输入端与该第二输入端之信号关系由该输出端产生该时脉信号,该时脉信号经一导线送回该回授信号。6.如申请专利范围第5项所述之可程式化偏移之PLL时脉产生电路,该时脉信号于该导线之一半耦接至一电路装置,以供该电路装置做为运作之参考时脉。图式简单说明:第一图是习知的时脉信号架构的示意图。第二图是本发明之可程式化频率之PLL信号产生电路之方块图。第三图是可程式化频率及偏移之PLL时脉产生电路之方块图。第四图是PLL时脉产生电路应用于一个电脑主机板系统的示意图。 |
