| 主权项 |
1.一种制造半导体记忆装置的方法,包含下列步骤:(a)在一半导体基体上形成复数个闸极,该复数个闸极被一种矽化物隔层所覆盖;(b)在该复数个闸极之间该半导体基体所曝露的表面上,形成热氧化隔层;(c)在步骤(b)中最后结构的整个表面上,形成具适当厚度的蚀刻阻止层,使得该复数个闸极的间隙不会被埋没;(d)形成第一层间介电(ILD)层,覆盖该复数个闸极的间隙与该复数个闸极的顶部;(e)对该第一ILD层定出图案,以形成连接垫孔,曝露出隔层与该蚀刻阻止层;(f)移去该蚀刻阻止层与热氧化层,以曝露出该半导体基体的表面;以及(g)用导电材料填充该连接垫孔,以形成连接垫。2.根据申请专利范围第1项之方法,其中该蚀刻阻止层是以氮化矽形成的。3.根据申请专利范围第1项之方法,其中该步骤(d)包括以下的次步骤:(d1)在具有该蚀刻阻止层的最后结构上,形成第一氧化层;(d2)以该蚀刻阻止层当作蚀刻终点,对该第一氧化层进行蚀刻,以形成平坦化的第一氧化层;以及(d3)在该平坦化的第一氧化层上,形成第二氧化层。4.根据申请专利范围第3项之方法,其中该第二氧化层是用化学气相沉积(CVD)法所形成的。5.根据申请专利范围第1项之方法,其中该步骤(g)包括以下的次步骤:(g1)在具有连接垫孔的最后结构的整个表面上,形成第一导电层;以及(g2)蚀刻该第一导电层,直到该第一ILD层的表面曝露出来为止,以便在该连接垫孔内形成连接垫。6.根据申请专利范围第5项之方法,其中该第一导电层是一种杂质掺杂多晶矽层。7.根据申请专利范围第5项之方法,其中该步骤(g2)是以化学机械研磨(CMP)法来进行的。8.根据申请专利范围第5项之方法,其中该步骤(g2)是藉回蚀该第一导电层的方式来进行的。9.根据申请专利范围第1项之方法,在该步骤(g)后,进一步包括:(h)形成第二ILD层在具有该连接垫的最后结构上;(i)对第二ILD层定出图案,以形成曝露一部分连接垫的表面的位元线接触孔;(j)形成位元线接触塞在该位元线接触孔内;以及(k)在步骤(j)中的最后结构上,形成位元线,该位元线是连接到该位元线接触塞上。10.根据申请专利范围第9项之方法,其中该第二ILD层是用硼磷矽脂玻璃(BPSG)所形成的。11.根据申请专利范围第9项之方法,其中该位元线接触塞是用一种杂质掺杂多晶矽所形成的。12.根据申请专利范围第9项之方法,其中该步骤(k)包括以下的次步骤:(k1)在具有位元线接触塞的最后结构上,形成非品质矽化钨层;以及(k2)对该矽化钨层定出图案,以形成位元线。13.根据申请专利范围第9项之方法,在步骤(k)后,进一步包括以下步骤:(l)在具有位元线的最后结构上,形成第三ILD层;(m)对该第三ILD层定出图案,以形成储存极接触孔,曝露出其它连接垫的表面来;(n)形成储存极,经由储存极接触孔与其它连接垫,连接到该半导体基体;(o)在该储存极上形成介电层;以及(p)在该介电层上形成上部电极,以完成一电容。14.根据申请专利范围第13项之方法,其中该步骤(l)包括利用常压化学气相沉积(APCVD)法,形成O3-四乙基对矽脂(TEOS)层的次步骤。15.根据申请专利范围第13项之方法,其中该步骤(1)包括以下的次步骤:(11)形成电浆氧化层;(12)形成BPSG层在该电浆氧化层上;以及(13)对该BPSG层进行回流处理。16.根据申请专利范围第13项之方法,其中该储存极是用杂质掺杂多晶矽所形成。17.根据申请专利范围第13项之方法,其中该步骤(o)包括以下的次步骤:(o1)形成氮化层在该储存极上;(o2)在氮气中,对步骤(o1)的最后结构加热;以及(o3)对最后结构进行氧化制程,加热到750℃或更高的温度,以形成具有氮化层/氧化层的介电层。18.一种制造半导体记忆装置的方法,包含下列步骤:(a)在具有记忆单元阵列区与周边电路区的半导体基体上形成一个被一隔层所覆盖的闸极;(b)形成平坦化第一层间介电(ILD)层在具有闸极的半导体基体上;(c)形成第二ILD层在该第一ILD层上;(d)形成残余阻止层在该第二ILD层上;(e)依序对该残余阻止层,第二ILD层与第一ILD层定出图案,以形成连接垫孔,同时曝露出半导体基体的主动区与记忆单元阵列区内的部分隔层;以及(f)移去连接垫孔由约连接垫。19.根据申请专利范围第18项之方法,其中该隔层是用氮化物形成的。20.根据申请专利范围第18项之方法,其中该第一ILD层是用BPSG所形成的。21.根据申请专利范围第18项之方法,其中该第一ILD层是用化学机械研磨法进行平坦化处理。22.根据申请专利范围第18项之方法,其中该第二ILD层是用氧化物所构成的。23.根据申请专利范围第18项之方法,其中该残余阻止层是用杂质掺杂多晶矽所构成的。24.根据申请专利范围第23项之方法,其中该残余阻止层形成200-1,000厚度。25.根据申请专利范围第18项之方法,其中该步骤(f)包括以下的次步骤:(f1)沉积杂质掺杂多晶矽到具有连接垫孔的最后结构整个表面上,达到足够的厚度,以填充连接垫孔;以及(f2)移去连接垫孔内侧以外部分的杂质掺杂多晶矽,并移去残余阻止层,以便在连接垫孔内形成连接垫。26.根据申请专利范围第25项之方法,其中该步骤(f2)是利用化学机械研磨法来进行的。图式简单说明:第一图显示依据本发明第一实施例方法所制造的半导体记忆装置的记忆单元阵列区布局图;第二图到第十四图显示依据本发明第一实施例制造方法所得半导体记忆装置的剖示图;第十五图到第二十一图显示依据本发明第二实施例制造方法所得半导体记忆装置的剖示图;第二十二图到第二十八图显示依据本发明第三实施例制造方法所得半导体记忆装置的剖示图。 |
