发明名称 DRAM自动切换控制装置
摘要 一种DRAM自动切换控制装置,主要系应用于当BIOS于开机启动测试,若发现DRAM储存体(Bank)之第一个64K记忆体失效(Fail)而无法启动系统时,配合软、硬体之运作,会自动地切换至其他位址之记忆体。所以,当DRAM之第l个64K记忆体失效时,BIOS可以略过,而跳至其他位址之记忆体,以继续进行测试,避免因为第l个64K记忆体失效而无法开机之情况发生。
申请公布号 TW405092 申请公布日期 2000.09.11
申请号 TW087120560 申请日期 1998.12.10
申请人 神达电脑股份有限公司 发明人 郑育明
分类号 G06F9/22 主分类号 G06F9/22
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 [57] 申请专利范围:1.一种DRAM自动切换控制装置,当BIOS测试发现DRAM储存体(Bank)之第一个64K记忆体失效而无法殷动系统时,就自动切换至其他位址之记忆体,以达成启动系统之目的,其至少包括:一输出埠选择装置,用以选择致能一特定之输出埠;一切换选择装置,其输入端耦接一组第一定址信号,并依据上述输出埠之输出,而决定让上述第一定址信号、或是由上述第一定址信号经一特定运算而得之第二定址信号,输出至上述DRAM;其中,当上述BIOS发现上述DRAM储存体之第一个64K记忆体失效时,上述BIOS将于暂存器中写入一特定位,上述输出埠选择装置致能上述输出埠而输出上述特定値,促使上述切换选择装置输出上述第二定址信号,之后BIOS并继续进行测试;当BIOS未发现记忆体失效时,上述切换选择装置保持输出上述第一定址信号。2.如申请专利范围第1项所述之装置,其中,上述第一定址信号,系为系统定址滙流排中记忆体定址信号之一部分,而定址滙流排中其他之记忆体定址信号则分别耦接至上述DRAM。3.如申请专利范围第1项所述之装置,其中,上述输出埠选择装置,其输入端耦接系统位址滙流排,当上述BIOS将上述特定位写入暂存器之后,上述输出埠选择装置解码上述系统位址滙流排之定址信号而致能上述输出埠。4.如申请专利范围第1项所述之装置,其中,上述第二信号系由上述第一信号经过反相运算后而得。5.如申请专利范围第1项所述之装置,其中,上述输出埠选择装置,系根据上述输出埠之位址而作之解码定址电路。图式简单说明:第一图系表示DRAM其DIMM插槽之部分接脚信号;以及第二图系表示本发明之一实施例电路图。
地址 新竹科学园区新竹县研发二路一号