| 发明名称 |
Halbleiterspeicheranordnung mit Bitleitungs-Twist |
| 摘要 |
Die Erfindung betrifft eine Halbleiterspeicheranordnung mit Wortleitungen (WL1 bis WL5) und Bitleitungen (BL1 bis BL5), bei der twistfreie Bitleitungen (BL3, BL4, BL7, BL8) mit Dummy-Kontakten (8 bis 11) versehen sind, die zu der Wortleitungsebene führen, so daß die Wortleitungen eine homogene Umgebung haben.
|
| 申请公布号 |
DE19908428(A1) |
申请公布日期 |
2000.09.07 |
| 申请号 |
DE1999108428 |
申请日期 |
1999.02.26 |
| 申请人 |
SIEMENS AG |
发明人 |
FEURLE, ROBERT;MANDEL, SABINE;SAVIGNAC, DOMINIQUE;SCHNEIDER, HELMUT |
| 分类号 |
G11C7/18;H01L21/8242;H01L23/522;H01L27/108;(IPC1-7):H01L23/528;H01L27/10;G11C11/40 |
主分类号 |
G11C7/18 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
