| 主权项 |
1.一种制造半导体基体之方法,包含以下步骤:制备第一基体,具有有孔区域,包括至少有孔度不同的两层及形成在该有孔区域上的无孔层;接合该第一基体之该无孔层的表面至第二基体的表面;将该第一与第二基体彼此分开,以将该无孔层转移至该第二基体;及移除余留在该第二基体的分开表面上之有孔区域的残余部份,或使残余部份做成无孔以使该分开表面平滑化;其中制备该第一基体之步骤包含一步骤,形成1m或更小厚度的第一有孔层,与该第一有孔层相邻且有孔度高的第二有孔层,及与该第一有孔层相邻的该无孔层。2.如申请专利范围第1项之制造半导体基体之方法,其中形成该无孔层之步骤包含一步骤,使该第一有孔层之表面侧部份做成无孔,且/或一步骤,在该第一有孔层上形成无孔层。3.如申请专利范围第1项之制造半导体基体之方法,其中形成该第一有孔层之步骤包含一步骤,在形成有孔层之后,使该有孔层之表面侧部份做成无孔,以使余留的有孔层成为1m或更小的厚度。4.如申请专利范围第1项之制造半导体基体之方法,其中该第二有孔层被加厚成比该第一有孔层厚。5.如申请专利范围第1或4项之制造半导体基体之方法,其中在形成比该第一有孔层薄的该第二有孔层之后,该第一有孔层之表面侧部份被做成无孔,以薄化该第一有孔层。6.如申请专利范围第1项之制造半导体基体之方法,进一步包含一步骤,在与该第二有孔层相对的该第一有孔层侧上,形成比该第一有孔层薄且有孔度较低的第三有孔层。7.如申请专利范围第1项之制造半导体基体之方法,其中藉着在非氧化气氛中的加热处理来进行该分开表面平滑化步骤,而不使用任何选择性蚀刻与抛光。8.如申请专利范围第6项之制造半导体基体之方法,其中该非氧化气氛是氢、惰性气体或由氢与惰性气体组成的混合物气氛。9.如申请专利范围第1项之制造半导体基体之方法,其中藉着在真空中的加热处理来进行使该分开表面平滑化的步骤,而不使用任何选择性蚀刻与抛光。10.如申请专利范围第1项之制造半导体基体之方法,其中该有孔区域是由单晶做成。11.如申请专利范围第1项之制造半导体基体之方法,其中该有孔区域是单晶矽层。12.如申请专利范围第1项之制造半导体基体之方法,其中该有孔区域是藉着氧化该第一基体而形成。13.如申请专利范围第12项之制造半导体基体之方法,其中藉着阳极化及依据第一基体中的杂质之浓度与种类、电流密度、在阳化时之化学剂的温度及成份,而选择性地形成该第一有孔层与该第二有孔层。14.如申请专利范围第1项之制造半导体基体之方法,其中在第一基体的表面上形成有孔区域之后,藉着离子植入在离子突起范围位置形成该第二有孔层。15.如申请专利范围第1项之制造半导体基体之方法,其中有孔区域中的孔之侧壁表面被氧化至一程度,使得在形成无孔层之前,有孔的结晶构造保持在侧壁的内部。16.如申请专利范围第15项之制造半导体基体之方法,其中在形成该无孔层之前,形成在该有孔区域的表面及其表面附近中的孔之侧壁上的氧化物膜被移除。17.如申请专利范围第1项之制造半导体基体之方法,其中该无孔层包括一部份,藉着在非氧化气氛或真空中之加热处理而使该第一有孔层之表面被做成无孔。18.如申请专利范围第1项之制造半导体基体之方法,其中该无孔层包括一部份,藉着在非氧化气氛或真空中之加热处理而使该第一有孔层之表面被做成无孔,及形成在该无孔层之表面上的氧化物膜。19.如申请专利范围第1项之制造半导体基体之方法,其中该非氧化气氛是氢、惰性气体或其混合物气体之气氛。20.如申请专利范围第17或18项之制造半导体基体之方法,其中该非氧化气氛包括小量的矽。21.如申请专利范围第1项之制造半导体基体之方法,其中藉着根据该第一有孔层之结晶朝向的晶磊术,而形成该无孔层。22.如申请专利范围第1项之制造半导体基体之方法,其中该无孔层是由根据该第一有孔层之结晶朝向的晶磊术而形成的单晶层,及形成在该该单晶层上的氧化物膜层而组成。23.如申请专利范围第21或22项之制造半导体基体之方法,其中由晶磊术所形成的该无孔层是一单晶矽层。24.如申请专利范围第21或22项之制造半导体基体之方法,其中由晶磊术所形成的该无孔层是一单晶化合物半导体层。25.如申请专利范围第1项之制造半导体基体之方法,其中该无孔层是由电导通型式或杂质浓度不同的许多层构成。26.如申请专利范围第1项之制造半导体基体之方法,其中该再使用被分开之后的该第一基体。27.如申请专利范围第1项之制造半导体基体之方法,其中再使用之预处理只由平滑化处理构成。28.如申请专利范围第26项之制造半导体基体之方法,其中再使用之预处理包含在分开及平坦化处理之后,移除余留的有孔区域之残余部份的处理。29.如申请专利范围第17或18项之制造半导体基体之方法,其中藉着加压、张力、剪力、楔插入、加热处理、氧化、波移动应用切与线切割或其组合,而进行该分开步骤。30.如申请专利范围第1项之制造半导体基体之方法,其中该第二基体是由矽制成。31.如申请专利范围第1项之制造半导体基体之方法,其中该第二基体是由矽基体制成,且在至少欲被接合的一个表面上形成绝缘膜。32.如申请专利范围第1项之制造半导体基体之方法,其中该第二基体是由透光基体形成。33.如申请专利范围第1项之制造半导体基体之方法,其中该第一有孔层是0.5m或更小的厚度。34.如申请专利范围第1项之制造半导体基体之方法,其中该第二有孔层在有孔区域中具有最高的有孔度。35.如申请专利范围第1项之制造半导体基体之方法,其中该有孔区域是由两层第一有孔层及第二有孔层构成。36.如申请专利范围第1项之制造半导体基体之方法,其中该第二有孔层是1m或更小的厚度。37.如申请专利范围第36项之制造半导体基体之方法,其中该第二有孔区域是0.5m或更小的厚度。38.如申请专利范围第1项之制造半导体基体之方法,其中该有孔区域是2m或更小的厚度。39.如申请专利范围第36项之制造半导体基体之方法,其中在形成该第一有孔层的步骤中,在形成1m或更小的厚度之有孔层之后,该有孔层之表面侧部份被做成无孔,以使余留的有孔层成为0.5m或更小的厚度。40.一种半导体基体,由申请专利范围第1项之制造半导体基体方法所制造。图式简单说明:第一图A、第一图B、第一图C、第一图D为剖面图,用于说明依据本发明的一个例子之制造半导体基体过程;第二图A、第二图B、第二图C、第二图D、第二图E与第二图F为剖面图,用于说明依据本发明的另一个例子之制迼半导体基体过程;第三图A、第三图B、第三图C、第三图D、第三图E与第三图F为剖面图,用于说明依据本发明的另外一个例子之制造半导基体过程;第四图A、第四图B与第四图C为剖面图,用于说明制造无孔层之步骤;第五图A、第五图B与第五图C为剖面图,用于说明依据第一个习知例子之制造半导体基体过程;及第六图A、第六图B与第六图C为剖面图,用于说明依据第二个习知例子之制造半导体基体过程。 |
