具有自行对准矽化物结构之半导体装置及其制造方法

摘要

提供一种半导体装置，其可降低周边电路中之MOSFET的源极/汲极区的电性薄片电阻，而不会造成非挥发性记忆单元中资料写入速度的下降。此装置系由设置在同一半导体基板上的非挥发性记忆单元与周边电路所构成。非挥发性记忆单元系由第l导电型的第l复数个MOSFET所形成。周边电路包含第l导电型的第2复数个MOSFET。各个第l复数个MOSFET设有闸极电极具有用来储存资料的浮置闸极，与源极/汲极区实质上不具有金属矽化物膜。各个第2复数个MOSFET设有源极/汲极区具有金属矽化物膜，与掺杂浓度低于各个第l复数个MOSFET的源极/汲极区的掺杂浓度。第l复数个MOSFET的源极/汲极区的掺杂浓度最好是等于l X10^19原子/cm3或更高，而第2复数个MOSFET的源极/汲极区的掺杂浓度低于l×10^19原子/cm3。

主权项

1. 一种半导体装置包含:(a) 非挥发性记忆单元,设置在半导体基板上;该非挥发性记忆单元系由第1导电型的第1复数个MOSFET所形成;各个该第1复数个MOSFET均设有闸极电极具有用来储存资料的浮置闸极;与源极/汲极区实质上不具有金属矽化物膜;(b) 周边电路,设置在该半导体基板上;该周边电路包含该第1导电型的第2复数个MOSFET;各个该第2复数个MOSFET均设有源极/汲极区具有金属矽化物膜,与掺杂浓度低于各个该第1复数个MOSFET误该源极/汲极区的掺杂浓度。2.如申请专利范围第1项所述之装置,其中该周边电路中的各个该第2复数个MOSFET具有SALICIDE构造。3.如申请专利范围第1项所述之装置,其中该记忆单元中之该第1复数个MOSFET的该源极/汲极区的各个该掺杂浓度等于110^|1^|9原子/cm^|3或更高,而该周边电路中之该第2复数个MOSFET的该源极/汲极区的该掺杂浓度低于110^|1^|9原子/cm^|3。4.如申请专利范围第1项所述之装置,其中各个该周边电路包含与该第1导电型相反的第2导电型的第3复数个MOSFET,从而形成一CMOS构造;且其中各个该第3复数个MOSFET均设有源极/汲极区具有金属矽化物膜,与掺杂浓度低于各个该第1复数个MOSFET的该源极/汲极区的掺杂浓度。5.如申请专利范围第4项所述之装置,其中该周边电路中的各个该第3复数个MOSFET具有SALICIDE构造。6.如申请专利范围第4项所述之装置,其中该第3复数个MOSFET的该源极/汲极区的各个该掺杂浓度低于110^|1^|9原子/cm^|3。7.半导体装置的制造方法,包含以下步骤:(a) 在单晶Si基板上界定出一设置非挥发性记忆单元的记忆单元区,与设置周边电路之周边电路区;(b) 在该记忆单元区中形成该非挥发性记忆单元用的第1复数个MOSFET的闸极电极穿过闸极绝缘膜;与在该周边电路区中形成该周边电路用的第2复数个MOSFET的闸极电极穿过闸极绝缘膜;该第1复数个MOSFET的该闸极电极设有用于储存资料的浮置闸极;(c) 在该基板上形成介电侧壁隔板,于该记忆单元区中的该第1复数个MOSFET的该闸极电极与该周边电路区中的该第2复数个MOSFET的该闸极电极的每一侧;(d) 使用该第1与第2复数个MOSFET的该侧壁隔板与该闸极电极作为光罩,选择性将第1杂质离子植入到该基板中以形成在该记忆单元区中的该第1复数个MOSFET的源极/汲极区与在该周边电路区中的该第2复数个MOSFET的源极/汲极区;该第2复数个MOSFET的该源极/汲极区的掺杂浓度低于该第1复数个MOSFET的该源极/汲极区的掺杂浓度;(e) 形成第1耐火金属膜,以遮蔽该第1与第2复数个MOSFET;(f) 藉由该第1耐火金属膜与该第2复数个MOSFET的该源极/汲极区的矽化反应,将金属矽化物膜形成在该第2复数个MOSFET的该源极/汲极区上;此步骤(f)中,实质上没有金属矽化物膜形成在该第1复数个MOSFET的该源极/汲极区上;与(g) 除去该未反应的耐火金属膜。8.如申请专利范围第7项所述之制造方法,其中该周边电路中的各个该第2复数个MOSFET具有SALICIDE构造。9.如申请专利范围第7项所述之制造方法,其中该记忆单元区中的该第1复数个MOSFET的该源极/汲极区的该掺杂浓度等于110^|1^|9原子/cm^|3或更高,而该周边电路区中的该第2复数个MOSFET的该源极/汲极区的该掺杂浓度低于110^|1^|9原子/cm^|3。10.如申请专利范围第7项所述之制造方法,其中该周边电路区包含与该第1导电型相反的第2导电型的第3复数个MOSFET,从而形成一CMOS构造;且其中各个该第3复数个MOSFET设有源极/汲极区具有金属矽化物膜,与掺杂浓度低于各个该第1复数个MOSFET的该源极/汲极区的掺杂浓度。11.如申请专利范围第10项所述之制造方法,其中该周边电路中的各个该第3复数个MOSFET具有SALICIDE构造。12.如申请专利范围第10项所述之制造方法,其中该第3复数个MOSFET的该源极/汲极区的该掺杂浓度低于110^|1^|9原子/cm^|3。13.如申请专利范围第7项所述之制造方法,其中在该步骤(d)中,以510^|1^|5原子/cm^|2或更高的剂量将该第1杂质离子植入到该记忆单元区,与以310^|1^|5原子/cm^|2或更低的剂量将之离子植入到该周边电路区。14.如申请专利范围第7项所述之制造方法,其中在该步骤(e)中形成的该第1耐火金属膜具有30nm或以下的厚度。15.如申请专利范围第7项所述之制造方法,其中在该步骤(e)中将第2耐火金属膜形成在该第1耐火金属膜上。16.如申请专利范围第15项所述之制造方法,其中该第2耐火金属膜具有的厚度约与该第1耐火金属膜的厚度相同。17.如申请专利范围第7项所述之制造方法,其中该周边电路区中的该第2复数个MOSFET的该闸极电极在其顶部具有金属矽化物膜。