| 主权项 |
1.一种非挥发性半导体记忆器装置:一字线;一位元线;一连接至字线及位元线之记忆器单元;一字线驱动电路用以响应于一切断信号,以根据每一操作模式所供应之一字线电压驱动字线;及一用以于每一模式操作期间产生切断信号之电路;其中该电路于字线电压高于电源供应电压时产生具有一电源供应电压之切断信号,及于字线电压小于电源供应电压时产生具有字线电压之切断信号。2.根据申请专利范围第1项之非挥发性半导体记忆器装置,其中该记忆器单元系由一电晶体构成,此电晶体之控制电极连接至字线,其浮动闸极与控制闸极相隔离,其源极接地,及其汲极连接至位元线。3.根据申请专利范围第1项之非挥发性半导体记忆器装置,其中该字线驱动器包括一位准移位器电路,此移位电路由下述组成:一节点用以接收字线电压;一第一PMOS电晶体,具有连接至节点之一电流电极,连接至字线之一闸极,及另一电流电极;一第二PMOS电晶体,具有连接至节点之一电流电极,连接至字线之另一电流电极,及一闸极;一反相器,具有用以接收一选择信号之一输入电极及用以输出由反相器反相之选择信号之一输出电极;一第一NMOS电晶体,具有一电流电极同时连接至第一PMOS电晶体之另一电流电极及第二PMOS电晶体之闸极二者,此另一电流电极连接至反相器之输出电极,及一闸极用以接收切断信号;及一第二NMOS电晶体,具有一电流电极连接至字线,另一电流电极连接至一地电压,及一闸极连接至反相器之输出电极。4.根据申请专利范围第1项之非挥发性半导体记忆器装置,其中该电路包括:一输出节点用以输出切断信号;一比较器用以将字线电压与电源供应电压相比较,以产生一比较信号以作为比较结果;一第一驱动器连接至输出节点,用以响应比较信号而以字线电压驱动输出节点;及一第二驱动器连接至输出节点,用以响应于比较信号而以电源供应电压驱动输出节点。5.根据申请专利范围第4项之非挥发性半导体记忆器装置,其该比较器包括:一第一分压器用以将电源供应电压分开;一第二分压器用以将字线电压分开;一差分放大器电路用以将第一与第二分压器相比较;及一反相器用以将差分放大器电路之一输出信号反相以输出比较信号。6.根据申请专利范围第4项之非挥发性半导体记忆器装置,其中该第一驱动器包括:一节点用以接收字线电压;一位准移位器连接至该节点,用以将比较信号之电压位准变换为字线电压及地电压中之一电压位准;一上拉电晶体连接至该节点及输出节点,用以响应于位准移位器之输出信号而将输出节点上拉至字线电压。7.根据申请专利范围第4项之非挥发性半导体记忆器装置,其中该第二驱动器包括:一反相器用以接收比较信号;及一上拉电晶体连接至输出节点,用以根据反相器之一输出信号将输出节点上拉至电源供应电压。8.一种将具有第一电压之输入信号变换为具有第二电压之输出信号之位准移位电路,此位准移位器电路包括:一输入端用以接收输入信号;一输入端用以输出输出信号;一电源端用以接收第二电压;一第一PMOS电晶体,具有一电流电极连接至电源端,一闸极连接至输出端,及另一电流电极;一第二PMOS电晶体,具有一电流电极连接至电源端,另一电流电极连接至输出端,及一闸极;一第一反相器,具有一输出电极连接至输入端及一输出电极;一第一NMOS电晶体,具有一电流电极同时连接至第一PMOS电晶体之另一电流电极及第二PMOS电晶体之闸极二者,此另一电流电极连接至第一反相器之输出电极,及一闸极用以接收切断信号;一第二NMOS电晶体,具有一电流电极连接至输出端,另一电流电极连接至接地电压,及一闸极连接至第一反相器之输出电极;及一产生切断信号之电路,其中此电路当第二电压高于第一电压时,产生具有第一电压之切断信号,及当第二电压小于第一电压时,产生具有第二电压之切断信号。9.根据申请专利范围第8项之位准移位器电路,其中该第一电压为一电源供应电压及第二电压为高于第一电压之一电压。10.根据申请专利范围第8项之位准移位器电路,其中该第一电压为一电源供应电压及第二电压为小于第一电压之一电压。11.根据申请专利范围第9或10项之位准移位器电路,其中该电路包括:一比较器用以将第一电压与第二电压相比较以产生一比较信号以用为比较结果;一第一驱动器,用以响应于比较信号而以第二电压驱动输入端;及一第二驱动器,用以响应于比较信号而以第一电压驱动输入端。12.根据申请专利范围第11项之位准移位器电路,其中该比较器包括:一第一分压器用以分开第一电压;一第二分压器用以分开第二电压;一差分放大器电路用以将第一与第二分压器之输出相比较;及一第二反相器,用以将差分放大器电路之输出信号反相以输出比较信号。13.根据申请专利范围第12项之位准移位器电路,其中该第一驱动器包括;一位准移位器用以将比较信号之电压变换为第二电压及地电压中之一电压;及一上拉电晶体用以响应于位准移位器将输入端上拉至第二电压。14.根据申请专利范围第12项之位准移位器电路,其中该第二驱动器包括:一第三反相器用以接收比较信号;及一上拉电晶体连接至输出节点,用以根据第三反相器之输出信号将输入端上拉至第一电压。15.一种非挥发性半导体记忆器装置,包括:一记忆器单元阵列,具有多条字线,多条位元线,多个记忆器单元,每一单元均安排于字线与位元线之交叉点处;一行通过闸控电路,用以选择至少一位元线,以于每一模式操作期间,响应于一行选择信号,而将一位元线电压传送至经选择之位元线中;一行解码器,用以于每一模式操作期间,响应于切断信号,而产生对应于行位址信号之行选择信号;一电路用以于每一操作模式期间产生切断信号;其中该电路于位元线电压高于电源供应电压时,产生具有一电源供应电压之切断信号,及于位元线电压小于电源供应电压时,产生具有位元线电压之切断信号。16.根据申请专利范围第15项之非挥发性半导体记忆器装置,其中每一该等记忆器单元系由一电晶体构成,此电晶体有一控制电极连接至相应之字线,一浮动闸极与控制闸极相隔离,一接地源极,及一汲极连接至相对应之位元线。17.根据申请专利范围第15项之非挥发性半导体记忆器装置,其中该行解码器包括至少一位准移位器电路,此电路由下述构成:一电源节点用以接收位元线电压;一输出节点用以输出行选择信号;一第一PMOS电晶体,具有一电流电极连接至电源节点,一闸极连接至输出节点,及另一电流电极;一第二PMOS电晶体,具有一电流电极连接至电源节点,另一电流电极连接至输出节点,及一闸极;一反相器,具有一输入电极用以接收一行位址信号及一输出电极;一第一NMOS电晶体,具有一电流电极同时连接至第一PMOS电晶体之另一电流电极及第二PMOS电晶体之闸极,另一电流电极连接至反相器之输出电极,及一闸极用以接收切断信号;及一第二NMOS电晶体,具有一电流电极连接至输出节点,另一电流电极连接至一地电压,及一闸电极连接至反相器之输出电极。18.根据申请专利范围第15项之非挥发性半导体记忆器装置,其中该电路包括:一输出节点用以输出切断信号;一比较器用以将位元线电压与电源供应电压相比较以产生一比较信号以作为比较结果;一第一驱动器连接至输出节点,用以响应于比较信号以位元线电压驱动输出节点;及一第二驱动器连接至输出节点,用以响应于比较信号以电源供应电压驱动输出节点。图式简单说明:第一图显示根据先前技术之一非挥发性半导体记忆器装置之方块图;第二图显示第一图中根据第一先前技术之一字线驱动器之详细电路图;第三图显示第一图中根据第二先前技术之一字线驱动器之详细电路图;第四图显示根据本发明之一非挥发性记忆器装置之方块图;及第五图显示第四图中根据本发明之较佳具体实例之一字线驱动器之详细电路图。 |
