| 主权项 |
1.一种半导体装置,它包含有一半导体基片,其具有第一电导型基片区或一相反于该第一电导型之第二电导型,一个第一电导型之井区形成在半导体基片之表面区并有一第一不纯物浓度,一第一电转型之护环位于井区中半导体基片之表面区,有一MOS电晶体具有该第二电导型之源/汲区并为该井区围住,以及位在该MOS电晶体之源/汲区与该护环之间的一扩散区,该扩散区体是第一导电型且有一第二不纯物滚度比该第一浓度低,或是属该第二电导型。2.如申请专利范围第1项之一种半导体装置,其中该扩散码是属该第一电导型,并由一部份该基片区所形成。3.如申请专利范围第1项之半导体装置,其中该扩散区围住该MOS电晶体之该源/汲区。4.如申请专利范围第3项之半导体装置,其中该MOS电晶体包含有复数个保护电晶体,并且该扩散区是位在该复数个保护电晶体中之一个的该源磁与该护环之间。5.如申请专利范围第4项之半导体装置,其中该扩散区是被维持在一个电位,等于该护环邻近该复数个保护电晶体中之该一个之该源区的电位。6.如申请专利范围1项之半导体装置,其中该扩散区是下覆在一形成于该半导体基片上之场氧化物膜。7.一种半导体装置,它包含有一半导体基片,其具有第一电导型,或相反于第一电导型之第二电导型之基片区,一个第一电导型之井区形成在该半导体基片之表面区并有一第一不纯物浓度,第一电导型之护环位于该井区中之半导体基片之表面区上,复数个保护电晶体每一个均有属该第二电导型之源/汲区并由该井区所围住,邻近该护环之一个该保护电晶体之闸极及源区被连在一起,除了该一个邻近该护环之保护电晶体外之另一保护电晶体之一个闸极被连到该半导体装置之内部电路中之一预缓冲器之一个输出上。8.如申请专利范围第7项之半导体装置,另外包含有属于该第二电导型之扩散区,被置于该保护电晶体之该一个汲区之下,该扩散区具有的不纯物滚度比该汲区之不纯物浓度要低。图式简单说明:第一图A及第一图B是传统半导体装置之顶面图,其中第一图A显示一输入/输出电路部份被制成一输入保护电路,第一图B显示一输入/输出电路部份制成一输出缓冲器。第二图A-第二图C是输入/输出电路部份之线路图,其中第二图A及第二图B是第一图A及第一图B之输入/输出电路部份之线路图,第二图C是一输入/输出电路部份之线路图,一部份被制成输出缓冲器。第三图A是传统半导体装置之剖图,第三图B是显示第三图A保护电晶体作用之曲线图。第四图A是依照本发明第一实施例之半导体装置之顶面图,第四图B是第四图A中沿A-A'线之剖面图,第四图C图是一等效电路图。第五图A是本发明第二实施例之半导体装置之顶面图,第五图B是第五图A中治A-A'线之剖面图。第六图A是本发明第三实施例之半导体装置之顶面图,第六图B是沿第六图A中A-A'线之剖面图。第七图A是本发明第四实施例之半导体装匮之平面图,第七图B是第七图A中沿A-A'线之剖面图。第八图A是本发明之第五实施例半导体装之顶面图,第八图B是沿第八图A中线A-A'之剖面图。第九图A是本发明之第六实施例半导体装置之顶面图,第九图B是沿第九图A中线A-A'之剖面图。第十图A是本发明之第七实施例半导体装置之顶面图,第十图B是沿第十图A中A-A'线之一剖面图。第十一图A是本发明之第八实施例半导体装置之顶面图,第十一图B是沿第十一图A中A-A'线之剖面图。第十二图A是本发明之第九实施例半导体装置之顶面图,第十二图B是一显示第十二图A中保护电晶体作用之曲线图。 |
