| 主权项 |
1.一种介电层的制造方法,适用于一半导体基底上,该半导体基底至少包括一导电层形成于其上,该导电层之侧壁具有一间隙壁,该方法包括下列步骤:形成一衬层覆盖该半导体基底、该导电层与该间隙壁层;以及进行高密度电浆化学气相沈积,以在该衬层上形成一介电层。2.如申请专利范围第1项所述之制造方法,其中该导电层为一闸极。3.如申请专利范围第1项所述之制造方法,其中该导电层为一内金属连线层。4.如申请专利范围第1项所述之制造方法,其中该导电层之材质包括多晶矽。5.如申请专利范围第1项所述之制造方法,其中该衬层之材质包括二氧化矽。6.如申请专利范围第1项所述之制造方法,其中该衬层的形成方法包括不加偏压,不冷却的高密度电浆化学气相沈积法。7.如申请专利范围第1项所述之制造方法,其中该衬层之厚度约为100-2000埃。8.如申请专利范围第1项所述之制造方法,其中该介电层之材质包括二氧化矽。9.一种介电层的制造方法,包括下列步骤:提供一半导体基底;形成并定义一导电层于该半导体基底上;形成一间隙壁于该导电层之侧壁;以末加偏压末冷却的高密度电浆,形成一衬层覆盖该半导体基底、该导电层与该间隙壁;以及进行高密度化学气相沈积,形成一介电层于该衬层上。10.如申请专利范围第9项所述之制造方法,其中该导电层为一闸极。11.如申请专利范围第9项所述之制造方法,其中该导电层为一内金属连线层。12.如申请专利范围第9项所述之制造方法,其中该导电层之材质包括多晶矽。13.如申请专利范围第9项所述之制造方法,其中该衬层之材质包括二氧化矽。14.如申请专利范围第9项所述之制造方法,其中该衬层之厚度约为100-2000埃。15.如申请专利范围第9项所述之制造方法,其中该介电层之材质包括二氧化矽。图式简单说明:第一图绘示依照本发明一较佳实施例,在提供的半导体基底上形成导电层与间隙壁的剖面图;第二图绘示依照本发明一较佳实施例,在第一图所示之结构上形成一层衬层的剖面图;以及第三图绘示依照本发明一较佳实例,在第二图所示的结构上形成介电层的剖面图。 |
