发明名称 半导体制造方法及制造装置,以及使用它所制造的半导体装置
摘要 可实行对照介经光曝光装置之曝光条件或曝光之图案的特征所变化的畸变之描画,可形成光曝光装置与电子射束描画装置或光曝光装置彼此间之高精度的对照描画。实行介经曝光条件或曝光之图案之特征所变化的图案形状的基准图案曝光,并将被曝光之图案分割成表示于虚线的领域(a),俾算出各领域的图案之特征量fx,fy(b)。修正量系将图案之特征量与曝光领域内之位置求出作为参数(参照箭号与虚线)(c)。以其他之曝光装置在半导体元件上形成下一半导体元件图案层时,同称地变化依据形状之变化所形成之图案形状。
申请公布号 TW403951 申请公布日期 2000.09.01
申请号 TW088104351 申请日期 1999.03.19
申请人 日立制作所股份有限公司 发明人 后藤泰子;长谷川 昇雄;浅井尚子;早野胜也;松尚;河崎胜浩
分类号 H01L21/30 主分类号 H01L21/30
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种半导体制造方法,系使用不同之复数曝光装置形成半导体元件之不同图案层的半导体制造方法,其特征为:在使用任意曝光装置形成半导体元件图案层中之任意图案层时,介经基准图案之曝光测定依曝光条件及曝光之图案的特征变化的曝光装置之曝光畸变,以其他之曝光装置将下一半导体元件图案层形成于半导体元件上时,将下一图案层依据所测定之上述曝光畸变所形成的图案形状仅变化相同畸变位置者。2.如申请专利范围第1项所述之半导体制造方法,其中,测定介经上述曝光条件及曝光的图案之特征而变化的曝光装置之曝光畸变时,将曝光之图案分割于充分细小之领域,算出被分割之领域的图案之特征量,将该图案之特征量与曝光领域内之位置作为参数来决定修正量,对照于该修正量来修正描画图案者。3.如申请专利范围第1项所述之半导体制造方法,其中,上述不同之复数曝光装置,系光投影曝光装置与电子射束描画装置,或是光投影曝光装置与其他之光投影曝光装置者。4.如申请专利范围第1项所述之半导体制造方法,其中,上述曝光的图案之特征,系依存于图案之空间频率者,曝光畸变之变化系依存于图案之空间频率而变化者。5.一种半导体制造方法,系对照于在先投影曝光装置曝光之底子图案在电子射束描画装置实行对照描画时,在该光投影曝光装置事先曝光畸变修正用之基准图案,测定晶片之基准标号位置,依据所测定之畸变来修正描画位置俾实行电子射束描画的半导体制造方法,其特征为:曝光畸变修正用之基准图案时,依照于光曝光装置的底子之曝光条件或是曝光之图案形状或是随着该双方变化的光学畸变,在电子射束描画装置调整修正之修正量并施以描画者。6.如申请专利范围第1项或第5项中任何一种所述之半导体制造方法,其中,曝光上述畸变修正用之基准图案时,将格子状地配置于曝光领域内之畸变修正用标号仅准备复数种类之形状,该形状系可测定依图案的曝光畸变之变化的形状者。7.一种半导体制造方法,系使用不同之复数光投影曝光装置形成半导体元件之不同图案层的半导体制造方法,其特征为:在光投影曝光装置事先曝光畸变修正用之基准图案后,测定晶圆之基准标号位置,在制程修正光罩描画之位置使曝光的图案之曝光畸变成为最小者。8.一种半导体制造装置,系以扫描电子射束而对于半导体晶圆上的图案之描画作为目的,或是在光曝光装置以使用于曝光的光罩图案之描画作为目的的半导体制造装置,其特征为具备:处理在该半导体晶圆或该光罩上所发生的反射电子之检出信号并求出标号位置的信号处理电路,及接收所求得之标号位置的资料,分析畸变资料与描画之图案资讯的控制计算机,及储存从基准图案之标号测定位置除去畸变以外之非直交成分所制作之畸变修正用资料的记忆体,及显示所测定之畸变资料等的显示装置,及接收介经该控制计算机所分析之资料,将修正描画图案之量演算作为偏向量成为与底子之畸变一致的描画修正电路,及接收该演算结果之偏向量,俾控制偏向板的偏向控制电路。9.一种半导体装置,其特征为:使用记载于申请专利范围第1项至第7项中任何一项所述的半导体制造方法所制造者。图式简单说明:第一图(a)第一图(b)第一图(c)系表示依照本发明之图案之修正方法的图式。第二图系表示实行以往之对照描画之方法的一例的图式。第三图系表示光曝光装置之构造斜视图。第四图系表示说明在光曝光装置被曝光之图案之特征的图式。第五图(a)第五图(b)系表示说明光曝光装置之畸变形状之计测方法的图式。第六图(a)第六图(b)系表示用以说明在光曝光装置被曝光之图案之特征的图式。第七图系表示说明依第六图的光曝光装置之图案之畸变形状之相差的图式。第八图系表示本发明之一实施例的半导体制造方法之处理流程图。第九图系表示依据本发明之修正资料案卷之构造的图式。第十图系表示依据本发明之电子射束描画装置的系统构成图。第十一图(a)第十一图(b)系表示制作依据本发明之光罩描画之修正资料之方法的说明图。第十二图(a)第十二图(b)第十二图(c)第十二图(d)系表示适用本发明的半导体积体电路之制程之一部分的图式。第十三图(a)第十三图(b)第十三图(c)第十三图(d)系表示评价依据本发明的曝光畸变之标号之形状之一例的图式。第十四图系表示依据本发明之畸变测定用之基准图案的图式。
地址 日本