| 主权项 |
1.一种在半导体基板上形成导电层的方法,该方法至少包含:形成一金属钨层于该半导体基板上;并且以化学电浆离子撞击该金属钨层的表面,以使该表面达到圆滑化的效果。2.如申请专利范围第1项之方法,其中上述之金属钨层以低压化学气相沉积法形成。3.如申请专利范围第2项之方法,其中形成上述之低压化学气相沉积法在摄氏温度约300至550度之下实施。4.如申请专利范围第1项之方法,其中上述之化学电浆为SF6/O2。5.如申请专利范围第1项之方法,其中上述之化学电浆为CF4/O2。6.如申请专利范围第1项之方法,其中上述之化学电浆为NF3/O2。7.如申请专利范围第1项之方法,其中更包含一图案化制程,以使上述之金属钨层形成所设计之任意形状。8.如申请专利范围第1项之方法,其中上述之金属钨层为电路元件之电极。9.如申请专利范围第1项之方法,其中上述之导电层为金属内连线。10.一种在半导体基板上形成电容的方法,该方法至少包含:形成一金属钨层于该半导体基板上,作为该电容的该底层电极;以化学电浆离子撞击该金属钨层的表面,以使该表面达到圆滑化的效果;形成一介电层于该金属钨层上;并形成导电层于该介电层之上。11.如申请专利范围第10项之方法,其中更包含下列步骤以形成接触窗区域于该半导体基板与该电容之间:形成一介电层于该半导体基板上;并蚀刻该介电层以形成该接触窗区域于其中。12.如申请专利范围第11项之方法,其中上述之接触窗区域该金属钨层形成时同时填满。13.如申请专利范围第10项之方法,其中上述之金属钨层以低压化学气相沉积法形成。14.如申请专利范围第13项之方法,其中形成上述之低压化学气相沉积法在摄氏温度约300至550度之下实施。15.如申请专利范围第10项之方法,其中上述之化学电浆为SF6/O2。16.如申请专利范围第10项之方法,其中上述之化学电浆为CF4/O2。17.如申请专利范围第10项之方法,其中上述之化学电浆为NF3/O2。18.如申请专利范围第10项之方法,其中更包含一图案化制程,以使上述之金属钨层形成所设计之任意图案。19.如申请专利范围第10项之方法,其中上述之介电层采用五氧化二钽(Ta2O5)为材质。20.如申请专利范围第10项之方法,其中上述之介电层采用BST为材质。21.如申请专利范围第10项之方法,其中上述之介电层采用PZT为材质。22.如申请专利范围第10项之方法,其中上述之介电层采用由氮化矽与氧化矽组成的复合薄膜为材质。23.如申请专利范围第10项之方法,其中上述之介电层采用由氧化矽、氮化矽与氧化矽组成的三重薄膜为材质。24.如申请专利范围第10项之方法,其中上述之导电层为金属层25.如申请专利范围第24项之方法,其中上述之金属层材质选自由钛、钨、铜、铂、镍等金属所组成的族群。26.如申请专利范围第10项之方法,其中上述之导电层为掺杂的多晶矽。27.如申请专利范围第10项之方法,其中上述之导电层为同步掺杂的多晶矽。28.如申请专利范围第10项之方法,其中上述之导电层为多晶矽化金属层。图式简单说明:第一图为根据传统技艺沈积金属钨层于基板上而形成粗糙表面之半导体晶圆剖面图;第二图为根据本发明沈积内介电层并定义接触窗区域之半导体晶圆剖面图;第三图为根据本发明沈积金属钨层并填满接触窗插塞之半导体晶圆剖面图;第四图为根据本发明对金属钨层表面进行化学电浆处理之半导体晶圆剖面图;第五图为根据本发明对金属钨层进行图案化制程之半导体晶圆剖面图;第六图为根据本发明沈积介电层及上层电极之半导体晶圆剖面图; |
