| 主权项 |
1.一种在半导体基板中形成渠沟区域之方法,该方法至少包含:形成渠沟区域于该半导体基板中;执行第一次氧化制程以形成第一氧化层于该半导体基板及该渠沟区域之表面上;形成一氮氧化矽层于该第一氧化层上;形成一矽层于该氮氧化矽层上,并填满该渠沟区域;执行第二次氧化制程以转换该矽层成为第二氧化层;且移除该第二氧化层、该氮氧化矽层以及该第一氧化层超出该渠沟区域之部分。2.如申请专利范围第1项之方法,其中更包含下列步骤以形成该渠沟区域:形成垫氧化层于该半导体基板上;形成一光阻于该垫氧化层上,以界定出该半导体基板之渠沟区域;蚀刻该垫氧化层,以曝露出该半导体基板上之该渠沟区域的部分,该蚀刻利用该图案化之光阻为蚀刻遮罩;蚀刻该半导体基板,以形成渠沟区域于该半导体基板中,该蚀刻利用该已图案化之垫氧化层作为蚀刻遮罩;且移除该已图案化之垫氧化层。3.如申请专利范围第2项之方法,其中上述之垫氧化层具有大约300到2000埃之厚度。4.如申请专利范围第2项之方法,其中上述之垫氧化层系利用非等向性蚀刻加以图案化,所采用之蚀刻电浆源选自CF4,CHF3,C2F6与C3F8所组成之群集。5.如申请专利范围第2项之方法,其中上述之渠沟系利用非等向性蚀刻加以蚀刻,所采用之蚀刻电浆源选自Cl2,BCl3,HBr,SF6与SiCl4所组成之群集。6.如申请专利范围第2项之方法,其中上述之垫氧化层系利用湿蚀刻法加以移除,所采用之蚀刻剂选自缓冲氧化蚀刻(BOE)溶液及氢氟酸(HF)稀释溶液所组成之群集。7.如申请专利范围第1项之方法,其中上述之第一氧化制程在大约摄氏800到1100℃的温度下,于含有氧气之环境中执行。8.如申请专利范图第1项之方法,其中上述形成该氮氧化矽层所采用之制程方法系选自低压化学气相沉积法(LPCVD)与电浆增强式化学气相沉积法(PECVD)所组成之群集。9.如申请专利范围第1项之方法,其中上述形成该矽层所采用之制程方法系选自低压化学气相沉积法(LPCVD)与电浆增强式化学气相沉积法(PECVD)所组成之群集。10.如申请专利范围第1项之方法,其中上述该矽层为非晶矽层。11.如申请专利范围第1项之方法,其中上述之非晶矽层在大约摄氏400到575℃的温度下形成。12.如申请专利范围第1项之方法,其中在上述之第二氧化制程实施之前更包含一蚀刻步骤以蚀刻该矽层。13.如申请专利范围第12项之方法,其中上述之蚀刻步骤以该氮氧化矽层为蚀刻终止层。14.如申请专利范围第12项之方法,其中上述之蚀刻步骤为乾蚀刻制程。15.如申请专利范围第14项之方法,其中上述之乾蚀刻制程所采用之蚀刻电浆源选自Cl2,BCl3,HBr,SF6与SiCl4所组成之群集。16.如申请专利范围第1项之方法,其中上述之第二氧化制程在大约摄氏800到1100℃的温度下,于含有氧气之环境中加以执行。17.如申请专利范围第1项之方法,其中上述之第二氧化层、该氮氧化矽层以及该第一氧化层的超出部分由化学机械研磨(CMP)法加以移除。18.一种在半导体基板中形成渠沟区域之方法,该方法至少包含:形成垫氧化层于该半导体基板上;形成一光阻于该垫氧化层上,以界定出该半导体基板之渠沟区域;蚀刻该垫氧化层,以曝露出该半导体基板上之该渠沟区域的部分,该蚀刻利用该图案化之光阻为蚀刻遮罩;蚀刻该半导体基板,以形成渠沟区域于该半导体基板中,该蚀刻利用该已图案化之垫氧化层作为蚀刻遮罩;移除该已图案化之垫氧化层;执行第一次氧化制程以形成第一氧化层于该半导体基板及该架沟区域之表面上;形成一氮氧化矽层于该第一氧化层上;形成一矽层于该氮氧化矽层上,并填满该渠沟区域;执行第二次氧化制程以转换该矽层成为第二氧化层;且移除该第二氧化层、该氮氧化矽层以及该第一氧化层超出该渠沟区域之部分。19.如申请专利范围第18项之方法,其中上述之垫氧化层具有大约300到2000埃之厚度。20.如申请专利范围第18项之方法,其中上述之垫氧化层系利用非等向性蚀刻加以图案化,所采用之蚀刻电浆源选自CF4,CHF3,C2F6与C3F8所组成之群集。21.如申请专利范围第18项之方法,其中上述之渠沟系利用非等向性蚀刻加以蚀刻,所采用之蚀刻电浆源选自Cl2,BCl3,HBr,SF6与SiCl4所组成之群集。22.如申请专利范围第18项之方法,其中上述之垫氧化层系利用湿蚀刻法加以移除,所采用之蚀刻剂选自缓冲氧化蚀刻(BOE)溶液及氢氟酸(HF)稀释溶液所组成之群集。23.如申请专利范围第18项之方法,其中上述之第一氧化制程在大约摄氏800到1100℃的温度下,于含有氧气之环境中执行。24.如申请专利范围第18项之方法,其中上述形成该氮氧化矽层所采用之制程方法系选自低压化学气相沉积法(LPCVD)与电浆增强式化学气相沉积法(PECVD)所组成之群集。25.如申请专利范围第18项之方法,其中上述形成该矽层所采用之制程方法系选自低压化学气相沉积法(LPCVD)与电浆增强式化学气相沉积法(PECVD)所组成之群集。26.如申请专利范围第18项之方法,其中上述该矽层为非晶矽层。27.如申请专利范围第18项之方法,其中上述之非晶矽层在大约摄氏400到575℃的温度下形成。28.如申请专利范围第18项之方法,其中在上述之第二氧化制程实施之前更包含一蚀刻步骤以蚀刻该矽层。29.如申请专利范围第28项之方法,其中上述之蚀刻步骤以该氮氧化矽层为蚀刻终止层。30.如申请专利范围第28项之方法,其中上述之蚀刻步骤为乾蚀刻制程。31.如申请专利范围第30项之方法,其中上述之乾蚀刻制程所采用之蚀刻电浆源选自Cl2,BCl3,HBr,SF6与SiCl4所组成之群集。32.如申请专利范围第18项之方法,其中上述之第二氧化制程在大约摄氏800到1100℃的温度下,于含有氧气之环境中加以执行。33.如申请专利范围第18项之方法,其中上述之第二氧化层、该氮氧化矽层以及该第一氧化层的超出部分由化学机械研磨(CMP)法加以移除。图式简单说明:第一图为依照本发明在基板上形成垫氧化层之半导体晶圆之截面图;第二图为依照本发明将光阻图案化并蚀刻垫氧化层以便在基板上界定出渠沟区域的半导体晶图之截面图;第三图为依照本发明蚀刻矽基板以形成渠沟之半导体晶圆之截面图;第四图为依照本发明在基板上移除垫氧化层及生长热氧化物之半导体晶圆之截面图;第五图为依照本发明在基板上沉积氮氧化矽层之半导体晶圆之截面图;第六图为依照本发明在氮氧化矽层上沉积未掺杂之非晶矽层并充填渠沟之半导体晶图之截面图;第七图为依照本发明回蚀未掺杂之非晶矽层之半导体晶圆之截面图;第八图为依照本发明在基板上实行热氧化法,以便将未掺杂之非晶矽层转换成热氧化物之半导体晶圆之截面图;且第九图为依照本发明回蚀在渠沟区域之外的热氧化物及氮氧化矽层之半导体晶圆之截面图。 |
