| 主权项 |
1.一种半导体记忆元件,其包含:一第一级逻辑电路,被供应以一第一供应电位以用于处理许多个资料;一第二级逻辑电路,被供应以一第二供应电位以用于处理一衍生自该第一级逻辑电路之输出资料及用于传送一最终之经处理资料至下一级;一转移闸插置于该第一级逻辑电路与该第二级逻辑电路之间,且当该第一供应电位被供应至其闸极电极时,适合于转变为一导通状态,以用于当一来自该第一级逻辑电路之输出资料系一逻辑准位之低准位时,传输-低准位之电位至该第二级逻辑电路,而当来自该第一级逻辑电路之输出资料系该逻辑准位之第一高准位时,藉一门限电压之大小使该第一供应电位流经该闸极电极,以传输较低于该逻辑准位第一高准位之第二高准位电位至该第二级逻辑电路;以及一准位转换装置藉提升该第二级逻辑电路之一输入端子自该第二高准位至该第二供应电位以响应该第二高准位而执行;其中第一级逻辑电路之输出资料被用来取代该第二高准位,而一准位转换装置被提供用于提升该第二级逻辑电路之该输入端子自该第二高准位至该第二供应电位以响应该输出资料之第一高准位。2.如申请专利范围第1项之半导体记忆元件,其中该准位转换装置包含一电流截止装置用于在一预定周期之时间截止一流自该第二供应电位经由该转移闸至该第一级逻辑电路之接地电位之贯通电流以响应一第三高准位之控制信号。3.如申请专利范围第1项之半导体记忆元件,其中该准位转换装置系建构使得该转移闸插置于该第一级逻辑电路之输出端子与该第二级逻辑电路之输入端子之间以便串联连接于其间;该第一p通道MOS电晶体插置于该第二级逻辑电路之输入端子与该第二供应电位之间;以及该第一级逻辑电路之输出端子系经由一反相器电路而连接于该MOS电晶体之闸极电极。4.如申请专利范围第2项或第3项之半导体记忆元件,其中该电流截止装置系建构使得该适合于被经由其闸极电极供应一第三高准位控制信号之第二p通道MOS电晶体被串联插置于该第二供应电位与该第一p通道MOS电晶体之间,且同时在该第一与第二p通道MOS电晶体之串联连接点之电位被供应为该第二级逻辑电路之供应电位。5.如申请专利范围第2项或第3项之半导体记忆元件,其中该电流截止装置系建构使得该适合于被经由其闸极电极供应以一第三高准位控制信号之第二p通道MOS电晶体被插置于适合被供应以该第二供应电位第一p通道MOS电晶体与该第二级逻辑电路之输入端子之间,藉此形成一串联连接。6.如申请专利范围第2项之半导体记忆元件,其中该第三高准位之控制信号在该第一级逻辑电路之输出端子被移转自高准位至低准位之后及在适合于被供应该第二供应电位之该第一p通道MOS电晶体自一导通状态至一非导通状态之移转完成之前之暂态期间被传输,以及该第三高准位之该控制信号之电压最大系该第二供应电位之准位或较高于该准位,即藉该第二p通道MOS电晶体之门限电压大小而较小于该第二供应电位之准位。7.如申请专利范围第4项之半导体记忆元件,其中该第三高准位之控制信号在该第一级逻辑电路之输出端子被移转自高准位至低准位之后及在适合于被供应该第二供应电位之该第一p通道MOS电晶体自一导通状态至一非导通状态之移转完成之前之暂态期间被传输,以及该第三高准位之该控制信号之电压最大系该第二供应电位之准位或较高于该准位,即藉该第二p通道MOS电晶体之门限电压大小而较小于该第二供应电位之准位。8.如申请专利范围第5项之半导体记忆元件,其中该第三高准位之控制信号在该第一级逻辑电路之输出端子被移转自高准位至低准位之后及在适合于被供应该第二供应电位之该第一p通道MOS电晶体自一导通状态至一非导通状态之移转完成之前之暂态期间被传输,以及该第三高准位之该控制信号之电压最大系该第二供应电位之准位或较高于该准位,即藉该第二p通道MOS电晶体之门限电压大小而较小于该第二供应电位之准位。9.如申请专利范围第1至3项中任一项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。10.如申请专利范围第4项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。11.如申请专利范围第5项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。12.如申请专利范围第6项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。13.如申请专利范围第7项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。14.如申请专利范围第8项之半导体记忆元件,其中该第一供应电位被供应来取代该第二供应电位。图式简单说明:第一图系一电路图,显示一解码器电路之主要部分为准位转换装置之一实例,当其被施加于一习知之半导体元件时;第二图系一电路图,显示一解码器电路之主要部分为准位转换装置之另一实例,当其被施加于一习知之半导体元件时;第三图系一图表,显示在一习知转移闸之输入端子(节点A)与此习知转移闸之输出端子(节点B)处之传输电位之移转之一波形;第四图系一电路图,显示根据本发明实例1之准位转换装置一实例,当其被施加于一半导体元件时;第五图系一图示,显示在一根据本发明实例1之转移闸之输入端子(节点A)与此转换闸之输出端子(节点B)处之传输电位之移转之一波形;第六图系一电路图,显示根据本发明实例2之准位转换装置之另一实例;以及第七图系一电路图,显示根据本发明实例3之准位转换装置之又一实例。 |
